

科技部補助專題研究計畫成果報告 期末報告

以表面活化技術提高非導電膠接合矽晶片與軟性基板之接合強度與可靠度(II)

計畫類別：個別型計畫
計畫編號：MOST 103-2221-E-040-003-
執行期間：103年08月01日至104年09月15日
執行單位：中山醫學大學職業安全衛生學系暨碩士班

計畫主持人：莊正利

計畫參與人員：碩士班研究生-兼任助理人員：江憶瑤

報告附件：出席國際會議研究心得報告及發表論文

處理方式：

1. 公開資訊：本計畫涉及專利或其他智慧財產權，2年後可公開查詢
2. 「本研究」是否已有嚴重損及公共利益之發現：否
3. 「本報告」是否建議提供政府單位施政參考：否

中華民國 104 年 10 月 29 日

中文摘要：本研究主要以氬氣電漿活化處理晶片凸塊及軟性基板表面，提升晶片以非導電膠熱壓覆晶接合於軟性基板之強度，並將接合後之試片依美國電子元件工程聯合會(JEDEC)之可靠度測試規範，進行高溫儲存(high temperature storage, HTS)、高壓蒸煮(pressure cooker test, PCT)與恆溫/恆濕(high temperature & high humidity, HT/HH)之可靠度測試，驗證氬氣電漿表面活化提升晶片以非導電膠接合於軟性基板之可靠度效能外，並建立晶片與軟性基板接合試片經可靠度測試後之失效機制。接合試片經各項可靠度測試後，以掃描式電子顯微鏡(SEM)觀察接合後試片之微觀結構；以剪力試驗(die-shear test)量測接合試片之剪力值，用以評估晶片與軟性基板之可靠度，並由剪力測試後之破裂型態輔以能量光譜儀(EDS)判讀破斷面之組成元素，判斷其破裂模式。實驗結果顯示軟性基板經氬氣電漿活化接合試片之平均剪力值，隨高溫儲存測試時間增長而微幅降低，但整體試片之平均剪力值較軟性基板未經氬氣電漿活化者高，顯示氬氣電漿活化對軟性基板之效用，因而提升接合試片之可靠度驗證；由接合試片橫截面顯示晶片與軟性基板接著完整，證實試片仍具備較佳之平均剪力值；觀察接合試片之破斷面，顯示隨高溫儲存測試時間增長，接合試片於長期高溫影響下，因晶片金凸塊與晶片錳墊之熱膨脹係數差異，因而導致熱應力集中於金凸塊與錳墊間，因此接合試片進行剪力試驗時，破斷處主要發生於晶片側之金凸塊接合處。軟性基板經氬氣電漿活化接合試片，高壓蒸煮可靠度測試後，所得之平均剪力值隨測試時間增長而降低，由接合試片微觀結構顯示試片長時間受到高溫、高壓與濕氣影響，致使晶片邊緣與非導電膠連接處易產生脫層缺陷，導致試片剪力值下降；觀察接合試片之斷面，顯示其破斷模式隨高壓蒸煮測試時間增加而轉變為晶片金凸塊從晶片錳墊處錳點分離，降低接合試片之平均剪力值。軟性基板經氬氣電漿活化接合試片與軟性基板未經氬氣電漿活化者，經恆溫/恆濕測試後，試片平均剪力值皆隨測試時間增長而降低，經由觀察接合試片微觀結構，顯示軟性基板經氬氣電漿活化後，與非導電膠之接著性較佳，因此試片經長期濕氣、溫度之可靠度測試後，僅於晶片與非導電膠連接處，可觀察脫層缺陷之存在；由接合試片斷面顯示其主要破斷模式為金凸塊從晶片錳墊處斷裂，以及非導電膠從軟性基板側被剝離，隨可靠度測試時間之增加，非導電膠與軟性基板分離之破斷模式亦隨之增加，驗證接合試片平均剪力值之降低。經氬氣電漿活化處理接合試片經各項可靠度測試後，其剪力值均高於未經氬氣電漿活化處理之接合試片，故本研究結果證實以氬氣電漿表面活化技術可提升晶片以非導電膠接合於軟性基板之可靠度。此一結果應可供學術界或業界提升晶片與軟性基板接合可靠度之參考依據。

中文關鍵詞：非導電膠、氬氣電漿活化、高溫儲存試驗、高壓蒸煮試驗、恆溫/恆濕試驗

英文摘要：This study was expected to verify reliability of chips and flex substrates assembly by argon plasma activation and to establish failure mechanisms for specimens subjected to various reliability tests. Several analytical methods were used to evaluate the reliability of chips and flex

substrates assembly. After reliability of HTS, PCT and HT/HH tests, the die-shear force of chips and flex substrates assembly was higher for the flex substrates subjected to argon plasma activation than those without argon plasma activated. Both of flex substrates with or without argon plasma activating, the die-shear force of the specimen is decreased with extending the tested durations. For flex substrates with argon plasma activating, the major fracture mode was gold bumps peeling off from the bond pads on chip side after specimens subjected to HTS test, indicating the bonding performance of NCP and flex substrates was better than those without argon plasma treating. Delaminations occurred at bonding interface of chips for flex substrates without the argon plasma activating after HT/HH test. The NCP and flex substrates still maintain a good bonding performance for the flex substrates activating with argon plasma after HH/HT test, because the fracture occurred at the chip side. The argon plasma activating is effective in enhancement of the reliability of HH/HT test. An obvious delamination can be found at bonding interface between the NCP and the vertical edge of chips due to NCP lost its adhesion and mismatch in the coefficient of thermal expansion between gold bumps and bond pads for specimens subjected to PCT. A sound bonding interface between the NCP and flex substrates was observed after PCT for the flex substrates with argon plasma activated, indicating the argon plasma was an effective way to improve the bonding performance between the NCP and flex substrates. These experimental results interpret the effects on the reliability of chips and flex substrates assembly for flex substrates treating with argon plasma.

英文關鍵詞：NCP, argon plasma activation, HTS test, PCT, HT/HH test

目錄

中文摘要	I
英文摘要	II
1.前言	1
2.研究目的.....	3
3.文獻探討.....	3
4.研究方法.....	14
5.結果與討論	15
5-1 高溫儲存測試	15
5-1-1 高溫儲存測試對外觀型態之影響.....	15
5-1-2 高溫儲存測試對平均剪力值之影響.....	15
5-1-3 高溫儲存測試對接合界面之影響.....	16
5-1-4 高溫儲存測試對接合試片斷面之影響.....	16
5-2 高壓蒸煮測試	17
5-2-1 高壓蒸煮測試對外觀型態之影響.....	17
5-2-2 高壓蒸煮測試對平均剪力值之影響.....	17
5-2-3 高壓蒸煮測試對接合界面之影響.....	17
5-2-4 高壓蒸煮測試對接合試片斷面之影響.....	19
5-3 恆溫/恆濕測試	20
5-3-1 恆溫/恆濕測試對平均剪力值之影響.....	20
5-3-2 恆溫/恆濕測試對接合界面之影響.....	20
5-3-3 恆溫/恆濕試驗對接合試片斷面之影響.....	21
6.結論.....	22
7.參考文獻.....	22
8.圖表.....	24

中文摘要

本研究主要以氫氣電漿活化處理晶片凸塊及軟性基板表面，提升晶片以非導電膠熱壓覆晶接合於軟性基板之強度，並將接合後之試片依美國電子元件工程聯合會(JEDEC)之可靠度測試規範，進行高溫儲存(high temperature storage, HTS)、高壓蒸煮(pressure cooker test, PCT)與恆溫/恆濕(high temperature & high humidity, HT/HH)之可靠度測試，驗證氫氣電漿表面活化提升晶片以非導電膠接合於軟性基板之可靠度效能外，並建立晶片與軟性基板接合試片經可靠度測試後之失效機制。接合試片經各項可靠度測試後，以掃描式電子顯微鏡(SEM)觀察接合後試片之微觀結構；以剪力試驗(die-shear test)量測接合試片之剪力值，用以評估晶片與軟性基板之可靠度，並由剪力測試後之破裂型態輔以能量光譜儀(EDS)判讀破斷面之組成元素，判斷其破裂模式。實驗結果顯示軟性基板經氫氣電漿活化接合試片之平均剪力值，隨高溫儲存測試時間增長而微幅降低，但整體試片之平均剪力值較軟性基板未經氫氣電漿活化者高，顯示氫氣電漿活化對軟性基板之效用，因而提升接合試片之可靠度驗證；由接合試片橫截面顯示晶片與軟性基板接著完整，證實試片仍具備較佳之平均剪力值；觀察接合試片之破斷面，顯示隨高溫儲存測試時間增長，接合試片於長期高溫影響下，因晶片金凸塊與晶片錳墊之熱膨脹係數差異，因而導致熱應力集中於金凸塊與錳墊間，因此接合試片進行剪力試驗時，破斷處主要發生於晶片側之金凸塊接合處。軟性基板經氫氣電漿活化接合試片，高壓蒸煮可靠度測試後，所得之平均剪力值隨測試時間增長而降低，由接合試片微觀結構顯示試片長時間受到高溫、高壓與濕氣影響，致使晶片邊緣與非導電膠連接處易產生脫層缺陷，導致試片剪力值下降；觀察接合試片之斷面，顯示其破斷模式隨高壓蒸煮測試時間增加而轉變為晶片金凸塊從晶片錳墊處錳點分離，降低接合試片之平均剪力值。軟性基板經氫氣電漿活化接合試片與軟性基板未經氫氣電漿活化者，經恆溫/恆濕測試後，試片平均剪力值皆隨測試時間增長而降低，經由觀察接合試片微觀結構，顯示軟性基板經氫氣電漿活化後，與非導電膠之接著性較佳，因此試片經長期濕氣、溫度之可靠度測試後，僅於晶片與非導電膠連接處，可觀察脫層缺陷之存在；由接合試片斷面顯示其主要破斷模式為金凸塊從晶片錳墊處斷裂，以及非導電膠從軟性基板側被剝離，隨可靠度測試時間之增加，非導電膠與軟性基板分離之破斷模式亦隨之增加，驗證接合試片平均剪力值之降低。經氫氣電漿活化處理接合試片經各項可靠度測試後，其剪力值均高於未經氫氣電漿活化處理之接合試片，故本研究結果證實以氫氣電漿表面活化技術可提升晶片以非導電膠接合於軟性基板之可靠度。此一結果應可供學術界或業界提升晶片與軟性基板接合可靠度之參考依據。

關鍵字：非導電膠、氫氣電漿活化、高溫儲存試驗、高壓蒸煮試驗、恆溫/恆濕試驗

Abstract

In this study, the argon plasma was selected to activate the surface of flex substrates and chips. The argon plasma activation was expected to improve the reliability of chips and flex substrates assembly using NCP. The reliability of HTS, PCT and HT/HH tests performed after chips and flex substrates assembly. The purpose of this study was expected to verify reliability of chips and flex substrates assembly by argon plasma activation and to establish failure mechanisms for specimens subjected to various reliability tests. Several analytical methods were used to evaluate the reliability of chips and flex substrates assembly, the die-shear test was used to determine the bonding force, the EDS was employed to examine the compositions on the surface of fracture specimens, the SEM was used to observed the microstructures of the bonding interface between chips and flex substrates. After reliability of HTS, PCT and HT/HH tests was completed, the die-shear force of chips and flex substrates assembly was higher for the flex substrates subjected to argon plasma activation than those without argon plasma activated. For flex substrates with or without argon plasma activating, the die-shear force of the specimen is decreased with the extending tested durations during various reliability tests. The major fracture mode was gold bumps peeling off from the bond pads on chip side after specimens subjected to 1000 hr HTS test for flex substrates treating with argon plasma, indicating the bonding performance of NCP and flex substrates was better than those without argon plasma treating. This experimental result shows that the reliability of HTS test on the bonding performance between the NCP and flex substrate can be improved for the flex substrates subjected to argon plasma activated. Delaminations occurred at bonding interface between the NCP and the vertical edges of chips for flex substrates with or without the argon plasma activating after HT/HH test, implies that the NCP lost its adhesion due to tested environment of high temperature and high humidity. The fracture occurred at the chip side for specimens subjected to PCT, implying the NCP and flex substrates still maintain a good bonding performance for the flex substrates activating with argon plasma. This experimental result shows that the argon plasma activating is effective in enhancement of the reliability of chips and flex substrates assembly using NCP. Similarity, the die-shear force significantly decreased after HT/HH test for both flex substrates with and without argon plasma treating. An obvious delamination can be found at bonding interface between the NCP and the vertical edge of chips due to NCP lost its adhesion and mismatch in the coefficient of thermal expansion between gold bumps and bond pads of chips for specimens subjected to PCT. A sound bonding interface between the NCP and flex substrates was observed after PCT for the flex substrates with argon plasma activated, indicating the argon plasma was an effective way to improve the bonding performance between the NCP and flex substrates. These experimental results can be used to interpret the effect on the reliability of chips and flex substrates assembly for the flex substrates treating with argon plasma. These experimental results also can be used as the reference for the electronic packaging industry to improve the reliability of chips and flex substrates assembly with NCP.

Keywords: NCP, argon plasma activation, HTS test, PCT, HT/HH test

1.前言

晶片與硬式基板(rigid substrate)之覆晶接合製程可分為熱壓接合(thermal compressive bonding, TCB) [1]、超音波接合(ultrasonic bonding) [2]與熱音波接合(thermosonic bonding, TSB) [3]。熱壓接合製程主要係以接合負荷(bonding load)與載台溫度(stage temperature)使晶片凸塊與基板電極緊密接觸，其接合界面因載台之加熱溫度，使原子互相擴散形成鍵結與產生塑性變形而達成接合；超音波接合技術之關鍵參數為輸入之超音波功率(ultrasonic power)，於接合過程中以超音波功率使接合材料相互摩擦產生之熱能，進而軟化接合界面材料造成塑性變形(plastic deformation)而接合；熱音波覆晶接合技術則結合前兩項技術之優點，其主要之關鍵參數為接合負荷、載台加熱溫度與超音波功率，晶片與硬式基板進行熱音波覆晶接合時，載台加熱溫度提供接合界面原子交互擴散所需熱能，並供給超音波能量，超音波功率除提高接合界面之溫度 [4]，有助接合界面原子交互擴散外，超音波能量更可使接合界面之材料瞬時間累積大量差排，促使接觸金屬面產生動態應變軟化(dynamic strain softening)，有助於接合界面材料之接合，適量超音波能量可降低矽晶片與硬式基板之接合溫度，進而提高其製程之可靠度。然而綜整上述之覆晶接合製程皆難以適用於晶片與軟性基板之覆晶接合，因矽晶片屬脆性材料，無法承受過大之接合負荷，且軟性基板之玻璃轉換溫度(T_g)與剛性(rigidity)較硬式基板為低，故軟性基板無法於加熱載台進行較為高溫之加熱，過高之加熱溫度可能造成軟性基板之軟化變形或難以夾持 [5]，軟性基板亦較硬式基板易吸收部分超音波功率，而難以將其能量傳遞至晶片與軟性基板之接合界面，顯然此些技術若應用於晶片與軟性基板之覆晶接合仍須克服上述之挑戰。

為提供晶片與軟性基板覆晶接合之技術需求，覆晶膠合(flip-chip with adhesive)製程為目前封裝業界進行晶片與軟性基板接合之主要技術，該技術係於軟性基板上塗佈膠合物質後，再以傳統之熱壓覆晶製程將晶片反轉貼合於塗佈膠合物質之軟性基板上，待其膠合物質固化(cured)後，即完成晶片與軟性基板之接合。晶片與軟性基板覆晶膠合之強度主要來自膠合物質之固化強度(cured strength) [6]，故無須提供過高之接合負荷與載台加熱溫度，上述晶片與軟性基板覆晶接合之挑戰即可迎刃而解。目前業界廣泛應用於晶片與軟性基板覆晶接合之膠合物質為異方性導電膠(anisotropic conductive paste, ACP)，該膠合材料係於熱固型(thermal setting type)之高分子樹脂(polymer resin)中填入導電顆粒，藉由導電顆粒於樹脂中之接觸而形成電訊通路，填充於樹脂中之導電顆粒數目對晶片與軟性基板封裝後之電性具關鍵性影響，若填充導電顆粒過多，易於晶片凸塊間形成架橋而短路 [7]；填充量不足，導電顆粒無法達成電訊通路連接之封裝目的，顯然異方性導電膠仍存在難以控制之製程參數。故覆晶膠合製程之研究已由過去之異方性導電膠轉移至非導電膠(non-conductive past, NCP) [8]，非導電膠之接合方式係於晶片凸塊與軟性基板電極間，塗佈一層非導電膠，當非導電膠固化後縮收，使晶片凸塊與軟性基板電極接觸而維持導電通路，因非導電膠無須填充導電顆粒，可免除填充導電顆粒數量之相關問題，且填充之導電顆粒為銀等高導電性材料 [9]，其價格昂貴，故非導電膠之價格較異方性導電膠為低，導入非導電膠於晶片與軟性基板之封裝接合製程，應可有效降低生產成本。

顯然晶片與硬式基板之傳統覆晶接合製程已無法滿足晶片與軟性基板接合之技術需求，開發新式之封裝接合製程以符合晶片與軟性基板接合之技術需求，實為必行趨勢。本計畫申請人過去曾在國科會經費補助下，探討非導電膠結合熱音波覆晶製程對 RFID 晶片與軟性基板接合之可行性與可靠度之研究，該研究結

果顯示 [10-11]熱音波覆晶製程之超音波功率可有效移除軟性基板銅電極上之非導電膠，使晶片之金凸塊成功與軟性基板之銅電極接著，形成良好之電訊通路，但晶片與軟性基板之接合強度偏低 [10]，且隨後進行高壓蒸煮(pressure cooker test, PCT)之可靠度試驗結果顯示非導電膠與軟性基板表面之接合性不佳，接合界面產生剝離之破壞模式，水氣由接合界面剝離處滲入晶片與軟性基板之接合區域，隨後晶片與軟性基板完全分離，其可靠度無法滿足業界之要求 [11]，相似之實驗結果亦出現國內封裝廠之研究報告中 [12-13]。非導電膠之主要技術瓶頸為非導電膠與軟性基板之接合性不佳，進而影響後續之可靠度測試結果，若能改善非導電膠與軟性基板之接合品質，必能大幅提昇該技術於實際生產之應用性。

泛用之電漿氣體可分為物理性活化(physical activated) [14]與反應性活化(reactive activated) [15]兩大機制，前述物理性活化係以惰性氣體在低壓(low pressure)狀態下，以高頻電壓(high frequency voltage)激發為離子狀態，該離子以高速運動撞擊材料表面，移除材料表面之氧化膜(oxide layer)或污染物(contaminant)，達到活化材料表面之功能；反應性活化通常應用於材料表面有機物之活化，電漿氣體選用氧氣、氫氣或兩者與惰性氣體之混合氣體，氧離子可與碳-氫有機物反應形成二氧化碳與水，而該反應物可用抽氣系統排至大氣環境，其化學反應式為： $C_xH_yO_z + (O^*_2, O) \rightarrow CO_2 + H_2O$ [15]。選擇電漿活化氣體對材料表面污染物之清潔效果影響甚鉅，故應依材料之特性與污染物之種類選擇適當之電漿活化氣體。Gene Dunn [16]將電漿表面活化技術應用於晶片金凸塊與基板金電極之接合，選用氫氣電漿進行基板金電極之表面活化處理，隨後金凸塊以熱音波覆晶接合於基板金電極，並以剪力測試其接合強度，實驗結果顯示經氫氣電漿活化處理之試片，其破斷模式為金凸塊殘留於基板電極，且金凸塊殘留於基板金電極之百分比增加，金凸塊與基板金電極之接合強度亦隨之提高，並配合歐傑電子儀表面元素之分析結果，證實氫氣電漿可移除基板金電極表面之污染物，降低接合能障(bonding barrier)，進而提高其接合強度。

相對於傳統覆晶結合製程，結合非導電膠與熱壓覆晶製程應用於晶片與軟性基板之接合具有許多優勢，但非導電膠與軟性基板之接合品質不佳，且晶片與軟性基板接合後試片無法通過相關之可靠度試驗，致使該製程目前仍無法運用於量產，若將電漿表面活化技術導入非導電膠與熱壓覆晶製程中，藉由電漿表面活化技術降低軟性基板表面之接合能障，必可提高非導電膠與軟性基板之接合強度，有助於提高該製程之實際應用性，故本研究計畫之第一年研究主題，即採用電漿活化技術處理晶片與軟性基板表面後，以非導電膠進行晶片與軟性基板之接合，期望提升晶片與軟性基板以非導電膠接合之強度，經研究所得之實驗結果，顯示選用適當之熱壓接合參數，晶片成功以非導電膠接著於軟性基板，且晶片金凸塊與軟性基板直接接著，形成良好之電訊通路。氫氣電漿活化技術可有效提升晶片以非導電膠熱壓接合於軟性基板之剪力值，其主要之活化機制為氫氣電漿轟擊軟性基板表面，以氫氣離子之高速動能除去軟性基板表面之污染物，提高軟性基板表面之潔淨度，非導電膠與軟性基板之潤濕性因此隨之提升，進而提高非導電膠與軟性基板界面之接合強度。此外，經氫氣電漿活化後軟性基板之表面粗糙度下降，推論電漿活化處理可提高軟性基板表面之微凹窩(micro cavity)，有助於提升非導電膠與軟性基板之接合面積，故接合試片之剪力值上升。

2.研究目的


隨攜帶式消費性電子產品之蓬勃發展，講求輕、薄、短、小與易於攜帶之方便性，軟性基板已廣泛取代傳統之硬式基板，而軟性基板之熱穩定性與剛性較硬式基板為低，故傳統之覆晶接合製程無法運用於晶片與軟性基板之接合，目前封裝業界主要以異方性導電膠接合晶片與軟性基板，然而異方性導電膠之接合製程具填充導電顆粒數目不易控制與細化導電顆粒難以分散均勻之挑戰。近年來國內外封裝業者極力開發非導電膠之接合技術以克服異方性導電膠存在之技術性問題，但非導電膠接合製程受限於非導電膠與軟性基板之接合品質不佳，當晶片與非導電膠之覆晶接合後試片進行剪力試驗時，斷裂處發生於非導電膠與軟性基板之接合界面，且接合試片於高溫、高壓與高濕環境下進行長時間之可靠度試驗，發現非導電膠與軟性基板之接合界面易產生界面剝離之破壞，隨可靠度測試時間增長，界面剝離破壞越為明顯，最終晶片與軟性基板完全分離，故非導電膠與軟性基板之接合性不佳為非導電膠覆晶接合製程之主要技術瓶頸。電漿表面活化技術廣泛被運用於提升材料之接合品質，其原理為去除材料表面之污染物或雜質，降低材料表面之接合能障，進而提升材料間之接合品質。

本研究計畫為科技部二年計畫之第二年研究主題，擬延續第一年實驗結果之適用製程參數，進行晶片與軟性基板以非導電膠覆晶接合試片之可靠度驗證，並建立接合試片於各項可靠度測試之破壞模式(fracture mode)，作為學術界或業界提升晶片與軟性基板接合可靠度之參考依據。接合試片擬分為軟性基板未經電漿表面活化與軟性基板經電漿活化者兩組，以非導電膠熱壓覆晶接合於晶片與軟性基板後，遵循JEDEC相關可靠度測試規範，進行高溫儲存、高壓蒸煮、恆溫/恆濕之可靠度測試，接合試片經各項可靠度測試後，以剪力試驗(die-shear test)量測接合試片之剪力值，用以評估晶片與軟性基板之可靠度；以掃描式電子顯微鏡(SEM)觀察接合後試片之微觀結構與剪力測試後之破裂型態，並輔以能量光譜儀(EDS)判讀破斷面之組成元素，判斷其破裂模式。綜整分析結果，驗證電漿表面活化處理提升晶片以非導電膠接合於軟性基板之可靠度效能，並建立晶片與軟性基板接合試片經各項可靠度測試後之失效機制(failure mechanism)，若結合第一年之研究結果，應可完整建立以表面活化技術提升非導電膠接合晶片與軟性基板之強度與可靠度。

3.文獻探討


3.1覆晶膠合製程

軟性基板之剛性與玻璃轉化溫度均遠低於硬式基板，晶片與軟性基板難以沿用傳統覆晶製程進行接合，目前封裝業界多以異方性導電膠接合製程進行晶片與軟性基板之接合，主要應用產品為顯示器驅動晶片(displays driver IC)與可攜帶式電訊產品之封裝，[圖一](#)為異方性導電膜封裝製程之示意圖 [17]，以加壓、加熱方式將該異方性導電膜預接合(pre-bonding)於軟性基板上，隨後晶片以熱壓覆晶製程將晶片凸塊反轉接合於軟性基板電極，完成晶片凸塊與軟性基板電極之電訊通路連接。




圖一：異方性導電膠模應用於晶片與軟性基板之覆晶接合 [17]

異方性導電膠內填充導電顆粒之目的為提供晶片凸塊與軟性基板電極於垂直方向(z 方向)之電訊通路連接，導電顆粒在晶片凸塊與軟性基板電極間相互接觸而形成電訊通路，故導電顆粒之數量與其分散之均勻性，對晶片與軟性基板之電訊通路品質極為關鍵，晶片凸塊間之水平方向(x-y 平面)需為絕緣，以避免軟性基板電極因導電顆粒架橋(bridge)而產生電訊通路之短路(short circuit)。異方性導電膠之封裝技術隨晶片間距降低，導電顆粒之平均直徑亦從 10 μm 、5 μm 降至 3 μm ，就目前技術之發展趨勢，平均直徑 3 μm 之導電顆粒應為技術極限，當導電顆粒尺寸細化，粒子間易團聚(cluster)而難於高分子樹脂中均勻分散 [18]。此外，當導電顆粒直徑細化，為確保垂直方向電訊通路之導通，須提高導電顆粒之添加量，但也可能造成水平方向導電顆粒聚集，造成短路，如圖二所示 [18]，故對細間距、高接點數之驅動晶片而言，異方性導電膠之接合製程，仍存在高度風險與不確定性。




圖二：晶片凸塊與軟性基板電極以異方性導電膠接合示意圖，(a)導電顆粒均勻分散之接合，(b)導電顆粒團聚形成短路 [18]

為滿足異方性導電膠及細間距、高接點數之驅動晶片封裝製程，Hong 等人 [19] 以感光絕緣膠旋塗於測試晶片金凸塊，藉由光暴露時間使凸塊側壁形成一絕緣層，且控制絕緣膠黏度分別以未稀釋(100%)、50%、66.7% 製作絕緣層外形，如圖三所示 [19]，可觀察到該絕緣層完整塗覆於凸塊側緣，能有效阻絕異方性導電膠之導電顆粒於相鄰凸塊間接觸形成電氣短路，亦集中導電顆粒於焊墊及凸塊間，增加試片之電訊通路傳導，另外防止晶片金凸塊於接合過程中變形而影響試片接合品質，如圖四所示 [19]，此結果說明成功以異方性導電膠結合玻璃覆晶製程，製造出細間距晶片金凸塊與基板之接合試片，有效降低封裝元件尺寸及晶片與基板接合試片電阻率，但此製程須精準控制絕緣膠含量、黏度與外形，必大幅增加生產成本，且用於接著晶片與基板之異方性導電膠膠量減少，有影響試片接合強度之疑慮，因此實際應用在半導體產業仍有待商榷。





圖三：晶片凸塊之絕緣層橫截面圖，(a)未稀釋(100%)，(b)66.7%，(c)50%之黏度 [19]




圖四：晶片凸塊與基板接合試片之橫截面接合界面，(a)未塗覆絕緣層，(b)凸塊側緣塗覆未稀釋(100%)之絕緣層 [19]

Plam 等人 [20] 添加含量不等之導電顆粒於異方性導電膠中，用以接合晶片金凸塊與軟性基板電極，並探討導電顆粒含量對金凸塊與電極間電訊通路之影響，實驗結果指出凸塊與電極接合後，電訊通路之電阻隨導電顆粒增加而降低；而採用不同的導電顆粒時，凸塊與電極界面之接合型態亦有所不同，當導電顆粒表面為鎳與金鍍層時，在相同接合條件下，導電顆粒之變形量最大；若導電顆粒為不規則形狀之鎳顆粒或圓形鎳顆粒時，因鎳顆粒硬度較高分子樹脂為高，故鎳顆粒可有效穿越高分子膠，刮除凸塊上之氧化物，凸塊與電極之電訊通路品質得以提升，若異方性導電膠之導電顆粒無法均勻分佈於高分子樹脂中，進行覆晶接合製程時，凸塊與電極間，可能因缺乏導電顆粒而無法形成電訊通路。Ishibash 等人 [21] 以半導體泛用之曝光、顯影、金屬沈積與蝕刻等標準製程，將高度為 $12\mu\text{m}$ 、直徑約 $20\mu\text{m}$ 之鎳柱均勻鍍著於異方性導電膜上，使其成為面積陣列鎳柱，如圖五所示 [21]，該製程可確保垂直方向之電訊導通，且水平方向為電訊之絕緣，含鎳柱之異方性導電膜於熱壓過程，使鎳柱與凸塊、電極形成良好之電訊通路，此一製程雖可確保鎳柱於晶片凸塊與基板電極間形成良好之電訊通路，且不致因導電顆粒團聚而發生架橋短路之缺陷，但此異方性導電膠之製作需引入半導體之相關製程，必大幅提升異方性導電膠之生產成本，故此一製程之實際應用性備受挑戰。非導電膠無須填充導電顆粒且生產成本遠低於異方性導電膠，故以非導電膠接合晶片與軟性基板，為高階軟板封裝製程之發展趨勢。




圖五：以半導體標準製程將鎳柱沈積於異方性導電膠上，使其成為面積陣列之鎳柱 [21]

非導電膠主要為熱固型高分子樹脂與不等比例之絕緣填充物(filler)所組成 [22]，因此非導電膠之固化溫度與固化時間對非導電膠之品質具關鍵性影響，固化溫度太低或固化時間不足，易造成非導電膠固化不全，無法提供晶片與基板良好之接合強度，反之若固化溫度過高，非導電膠產生快速固化，空孔或氣泡等缺陷殘留於固化之非導電膠中，對非導電膠之接合強度產生不良影響。Chiang 等人 [23]指出固化參數不佳易造成非導電膠內存在空孔或氣泡，其原因為水氣吸附於晶片或基板表面，非導電膠快速固化過程時，水氣無法及時離開非導電膠，因而殘存於非導電膠中，改善建議為封裝前先行低溫烘烤晶片或軟板以去除表面之水氣；Lee 等人 [24]以非導電膠接合晶片與基板，設計三種不同處理狀態之錫凸塊與電極接合，分別為電鍍之錫凸塊(as electroplated Sn bump)、電鍍後經熱壓整平之錫凸塊(coined Sn bump)與電鍍後經迴錫錫凸塊(reflowed Sn bump)，如圖六所示 [24]。相同熱壓覆晶膠合製程參數下，經迴錫錫凸塊與基板電極之接觸電阻(contact resistance)最低，且由剪力試驗後之破斷面觀察，得知迴錫錫凸塊表面殘留之非導膠最少，顯示經迴錫錫凸塊與電極之接合狀況最佳，因迴錫後錫凸塊表面凸起，該凸起部分於接合時將塗佈於電極上方之非導電膠擠出(squeeze)錫凸塊與電極之接合區域，錫凸塊可與電極直接接著，故兩者間之接觸電阻較低；反觀錫凸塊經整平後之表面平坦，於覆晶膠合時，整平之錫凸塊無法將塗佈於電極之非導電膠擠出，大部分非導電膠殘留於錫凸塊與電極之接合界面，故其電阻較高。綜整上述文獻之研究結果得知，採用非導電膠之覆晶製程接合晶片與基板時，非導電膠之固化參數與晶片凸塊外形對覆晶接合後之品質與接合界面之完整性極為關鍵。




圖六：以電鍍法沈積錫凸塊經不同處理後之外觀圖，(a)經電鍍後，(b)經熱壓整平，(c)經迴錫處理 [24]

Kim 等人 [25]將細間距晶片之 Sn/Cu 凸塊進行迴錫後，以非導電膠熱壓覆晶膠合於玻璃基板，並且比較三種不同絕緣填充物類型之非導電膠對晶片凸塊與基板間接合界面之影響，其絕緣填充物類型分為 NCA-A (filler: silica)、NCA-B (filler: fluoropolymer)及 NCA-C (no filler)，實驗結果顯示以 NCA-A、NCA-B 接合之試片，其接合界面有少許絕緣填充物存在，而 NCA-C 之試片接合界面則接合完整，無孔洞、裂痕等缺陷，如圖七所示 [25]，此結果說明選擇適當種類非導電膠之重要性，但整體而言，以非導電膠熱壓覆晶膠合之接合試片具備良好之接合強度與可靠度。



圖七：以不同種類非導電膠接合晶片凸塊與基板之接合試片橫截面接合界面，(a)NCA-A，(b)NCA-B，(c)NCA-C [25]

Lee 等人 [26] 以非導電膠進行多晶片封裝技術之研究，並與其他接合製程之試片比較差異性，實驗結果發現以非導電膠進行接合之試片，其接合界面未發現裂痕等缺陷，且晶片與基板間之電阻較小，晶片與基板間可形成良好之電訊通路。Nonaka 等人 [27] 將非導電膠之覆晶接合製程進一步擴展至晶圓層級封裝 (wafer level packaging)，先將非導膠製作成片狀之膠膜 (film)，並將該非導電膠膜貼合於晶圓上，隨後進行晶圓之切割，每一晶片表面具貼合之非導電膠，最後將晶片壓接於基板電極即完成封裝，如圖八所示 [27]。此一製程之優勢係將非導電膠膜預貼合於晶圓表面，隨後進行晶圓之切割，可有效降低單一晶片塗佈非導電膠之製程時間。




圖八：將非導電膠應用於晶圓層級封裝之示意圖 [27]

就目前學術期刊或相關學術會議中，大部分均探討異方性導電膠應用於各種晶片與軟性基板之接合，對非導電膠之應用與學理之探討非常有限，但仍可見各大封裝廠進行研究之蹤跡 [12-13]，顯示此一封裝技術深具發展潛力。

3.2 電漿活化技術之應用


電漿表面活化技術係利用氣體電漿活化接合材料之表面，有效去除或降低接合材料表面污染物所形成之能障 (barrier) 或改變接合材料表面之性質 [28]，進而提高後續材料接合之品質。Ting 等人 [29] 使用氫氣/氧氣混合電漿處理銅板表面以增加銅板間之接著性，結果顯示材料表面性質與型態受氫氣/氧氣之混合電漿影響而改變，表面接觸角隨電漿功率及活化時間增加而降低，但當電漿活化時間過長時，表面接觸角反而隨之上升，表明電漿活化處理技術能有效使材料潤濕性增加，且須選擇適當電漿活化處理參數。Barshilia 等人 [30] 以氫氣/氧氣之混合氣體電漿提升物理鍍膜 (PVD) 與銅板之接著性，實驗結果為有效去除鋼材表面之氧化層與污染物，獲得潔淨之鋼材表面外，透過電漿活化技術對銅板表面產生之

粗糙度亦可提升鍍膜與鋼板之黏著性。Lee 等人 [31]以氫氣與氧氣電漿進行鋼材表面之活化處理，實驗結果顯示經氫氣電漿表面活化處理後，鋼材與黏膠之剪切強度可提高 23%，因氫氣電漿可有效移除鋼材表面之污染物，提高鋼材與膠合物質之潤濕性(wettability)，若鋼材與膠合物質之潤濕性不佳，易於接合界面形成脫層(delamination)或空孔之缺陷，對接合強度造成不良影響；若兩者具良好之潤濕性，則接合界面完整，不易產生脫層或空孔等缺陷 (如圖九所示) [31]，有助於提升鋼材與膠合物質之接合強度。



圖九：鋼材表面與膠合物質之接合界面示意圖，(a)鋼材表面未經電漿活化處理，(b)接合界面經電漿活化處理 [31]

玻璃覆晶接合製程常被應用於封裝液晶顯示器面板，Lin 等人 [32]指出先前研究結果已成功採用異方性導電膠以玻璃覆晶方式使晶片接合於玻璃基板，由於異方性導電膠與玻璃基板間潤濕性不佳，致使其接合界面產生孔洞缺陷，影響接合品質，故以氫氣/氧氣之混合氣體作為電漿活化氣源，用於玻璃基板表面活化處理，去除玻璃基板表面污染物，該研究結果顯示採用氫氣/氧氣電漿活化能有效清潔玻璃基板表面，使異方性導電膠與玻璃基板之接合界面孔隙率下降，且進一步選用不同氫氣/氧氣電漿活化參數，發現氫氣/氧氣電漿功率 200 W 時，異方性導電膠與玻璃基板之接合界面孔隙率降至為 0%，顯示接合界面完整無孔洞缺陷，有效提升其接合強度，如圖十所示 [32]。




圖十：以不同氫氣/氧氣混合電漿活化處理玻璃基板之接合試片俯視圖，(a)未經電漿活化處理，(b)經電漿功率 200 W 活化處理玻璃基板 [32]

氫氣電漿常用於晶片金錒墊之表面活化處理，金錒墊表面之污染物主要來源為金錒墊製作過程之殘留物質或晶片以快速膠貼合於導線架後，固化(cured)過程之揮發物沈積於金錒墊表面，以歐傑電子儀(Auger electronic spectroscopy)分析金錒墊表面污染物之主要成分為碳(C)與鎳(Ni)，經氫氣電漿活化處理後，金錒墊表面之碳含量大幅下降，而鎳元素亦降至歐傑電子儀無法偵測之濃度，顯示氫氣電漿有效移除金錒墊表面之污染物，隨後進行金線與金錒墊之熱音波錒線(thermosonic wire bonding)製程，金球可成功接著於經氫氣電漿活化後之金錒

墊，且推球試驗(ball-shear test)與拉力試驗(wire-pull test)所得之接合強度均高於未進行電漿活化處理者 [33]。此實驗結果得知電漿活化處理有效除去材料表面之污染物，驗證電漿活化處理之效能。氬氣電漿表面活化技術亦應用於鍍著銀膜銅導線架之活化處理 [33]，經氬離子電漿活化處理後，鍍著銀層與未鍍銀膜裸銅導線架表面之接觸角(contact angle)均下降，但短時間、小功率之電漿活化處理，效果並不顯著；反之經長時間、高功率之電漿活化處理後，銅導線架表面之接觸角大幅下降，且表面粗糙度低於未經表面活化處理之導線架，證實經電漿表面活化後，可移除材料表面大部分之污染物，且活化後材料表面經元素分析得知表面之碳(C)原子濃度大幅下降，而氧原子(O)之濃度不降反升，顯示以氬氣作為電漿活化氣體，無法順利移除材料表面之氧化膜，故電漿氣體之選擇極為重要。

氬氣電漿活化氣體應用於提升銅導線架(leadframe)與封膠(molding compound)之接合強度(adhesion strength) [34]，實驗結果顯示銅導線架經氬氣電漿活化處理，可使封膠與導線架之接合強度較未電漿活化者提高四倍，配合原子力顯微鏡(atomic force microscope, AFM)觀察經電漿活化與未經電漿活化表面之粗糙度，發現導線架表面之粗糙度與電漿活化時間成正比，導線架表面之粗糙度提高，顯示導線架表面之微凹窩(micro-concave)隨之增加，有助於封膠與導線架接著面積之提升，封膠與導線架之接合界面產生互鎖(interlocking)效應，進而提高導線架與封膠之接著強度。為提升聚乙醯胺(polyimide)軟板與異方性導電膜(ACF)之接合強度，選用三種氣體電漿分別為氬氣、氧氣與氧/SF₆之混合氣體進行軟性基板之活化處理 [35]，待晶片接著於軟性基板後，以剝離試驗(peel test)檢測晶片與軟性基板之接合強度，驗證三種氣體電漿對軟性基板活化之效用，實驗結果顯示剝離強度與電漿之活化時間成正比，且三種氣體電漿活化後之剝離強度均遠高於未進行電漿活化者，以電子顯微鏡觀察晶片與軟性基板經剝離試驗之破斷面，發現異方性導電膜之表面粗糙度與剝離強度成正比，顯示表面粗糙度越高，非導電膜與軟板之接觸面積越大，異方性導電膜與基板之界面形成互鎖(interlocking)強化機制，如圖十一所示 [35]。三種氣體電漿以氧氣/SF₆混合氣體活化後之表面粗糙度最大，氧氣電漿次之，氬氣電漿最為平滑；氣體電漿對剝離強度之影響與軟性基板活化後表面粗糙度之改變相符，軟性基板與異方性導電膜之接合強度主要受軟性基板活化後表面粗糙度之影響，軟性基板表面形成越多微凹孔，有助於提升軟性基板與異方性導電膜之接合強度。



圖十一：晶片以異方性導電膠接合軟性基板後之基板側破斷面圖，(a)基板未經 O₂/SF₆ 活化處理，(b)基板經 O₂/SF₆ 活化處理 [35]

Cvelbar 等人 [36] 以三種方式活化銅膜，分別為濕式化學清潔、氧氣電漿活化與氬氣電漿活化，銅膜經活化處理後，銅膜表面塗佈銀膠，量測銅膜與銀膠接點之導電性。實驗結果顯示三種活化方法均可降低銅膜與銀膠之接點電阻，提高接點之導電性，但三種方法中以氧氣電漿活化後，再以氬氣電漿活化之效果最

佳，氧氣電漿可除去銅膜表面之有機物，但銅膜經氧氣電漿活化後，銅膜表面即生成大量氧化膜，而氫氣電漿可與氧化膜產生還原反應之活化效果，因此經氫氣電漿活化後，銅膜表面之氧化膜可被氫氣還原，進而提高銀膠與銅膜之導電性。此一研究充分掌握各種氣體電漿之特質，調整電漿活化順序，可得理想之活化效果。

Koo 等人 [37]選用氫氣與氫氣/氧氣之混合氣體作為電漿活化氣源，用於金凸塊(Au bump)表面之活化處理，該研究結果指出採用氫氣電漿活化金凸塊表面，可獲得良好之清潔結果，且經活化處理後之金凸塊以超音波覆晶製程接著於基板，其接合強度隨電漿活化時間增長而提高，活化時間為一秒時達到最高值。反觀以氫/氧混合氣體作為電漿活化氣源，經活化處理後，金凸塊以相同參數覆晶接合於基板之接合強度遠低於以氫氣電漿活化者，以歐傑電子分析儀分析電漿活化後金凸塊之縱深元素組成(depth profile)，氫氣電漿活化後金凸塊表面碳元素含量大幅降低，且僅存少量之氧原子，而經氫氣/氧氣混合氣體電漿活化之金凸塊，其表面之氧原子含量大幅上升，顯示氧離子電漿與金凸塊表面產生氧化作用，由化學分析儀(ESCA)圖譜分析後，金凸塊表面之氧化物應為 Au_2O_3 ，此研究結果顯示對不易氧化之金凸塊，亦可能與電漿活化之氧離子產生氧化反應，而生成氧化膜，進而影響其覆晶接合強度。此外，該研究結果也顯示金凸塊之最佳活化狀況，並非隨氫/氧混合氣體電漿活化時間增長而提高，過長的活化時間易造成被清除之污染物在真空艙中，再度污染材料表面，因此電漿活化時間為表面活化處理之重要參數。

綜整上述電漿表面活化處理之相關文獻，電漿活化效能與選擇電漿氣體種類、材料表面特性、活化時間、污染物之組成等具相關性，特別是材料表面污染物之判定，亦為影響選擇電漿氣體之重要因素，而電漿活化之效能影響後續材料接合之品質。就目前公開發表文獻歸納，泛用電漿活化氣源之選擇可分為惰性電漿氫氣、還原性電漿氫氣、氧化性電漿氧氣或採用混合氣源方式進行電漿表面活化處理，而電漿表面活化處理之主要機制為去除接合材料表面之污染物、還原接合材料表面之氧化膜與提高接合材料表面之粗糙度或形成微凹孔，提高接合材料間之接合面積，進而提高其接合品質。由上述文獻可知電漿活化處理有助於材料間接合品質之提升。

3.3 可靠度測試

可靠度測試可藉由電子元件於長時間高壓或濕熱環境中，評估電子元件之可靠度，作為改善或創新電子元件之依據，故可靠度驗證為開發新式製程不可或缺之要項，目前電子構裝之可靠度測試主要以JEDEC規範[38,41,43]為其測試標準，測試項目包括高溫儲存測試(high temperature storage, HTS)、恆溫/恆濕測試(high temperature/high humidity, HT/HH)與高壓蒸煮測試(pressure cooking test, PCT)等。各項可靠度試驗之目的與其可能之破壞機制簡述如下：

(1) 高溫儲存試驗[38]：

常用於檢測封裝後元件在長時間與高溫環境下，加速構裝元件之破壞，其測試條件為固定溫度下(軟性基板通常為 $150^{\circ}C$)，持溫1000小時，且未施加偏壓狀態下進行測試，每隔200小時取出一組試片，進行相關性質之檢測。常見的失效機制為介金屬化合物(intermetallic compound, IMC)異常成長或因接合材料間之擴散係數差異而產生柯肯達爾孔洞(Kirkendall voids)，此孔洞隨高溫儲存的時間增長而增加，最終孔洞聚合而成裂痕[39]；適當介金屬化合物存在於材料之接合

界面，有助於提高材料之接合品質，但介金屬化合物之機械性質硬且脆，過度成長之介屬化合物易使接合界面產生脆裂，降低其接合之可靠度，此類破壞模式常見於鋁線與金錐墊接合後之高溫儲存測試[40]，選擇互溶合金(isomorphous alloy system)材料即可避免介金屬化合物過度成長所造成之危害。


(2)高壓蒸煮試驗[41]：

主要為測試封裝後元件於高壓狀態(2 atm)、高溫(121°C)與高濕度(RH100%)下，測試封裝元件之封水性。Kumano 等人[42]以均方性導電膠將矽晶片接合於LCP(liquid crystal polymer)與聚乙醯胺(polyimide)兩種基板上，隨後進行可靠度之相關測試，實驗結果顯示聚乙醯胺軟性基板之可靠度驗證全數通過，而LCP軟板則於高溫蒸煮試驗中，大量試片呈現晶片與軟性基板分離之失效(failure)狀態，其原因為LCP軟板之水封性不佳，高壓狀態下，水氣由基板處滲入晶片與基板間，致使均方性導電膠劣化而失效。

(3)恆溫/恆溼試驗[43]：

用以檢測封裝之膠體(under-fill)或接合材料於加熱(85°C)且潮濕環境中(RH85%)是否易於吸收水氣，當封膠吸收過多水氣時，水氣會滲入元件內部引起接點電性劣化、腐蝕。一般而言若封膠或基板不易吸收濕氣，應可通過該項可靠度之測試。


Yin等人[44]以異方性導電膠將晶片覆晶接合於軟性基板，探討高壓蒸煮測試後，濕氣對接合試片之影響，結果顯示接合試片之接觸電阻隨可靠度測試時間增加而上升，大部分試片在測試時間24小時後發生失效，測試時間提高至168小時後，晶片與軟性基板產生分離情形，觀察未經可靠度測試及經48小時高壓蒸煮測試後之試片接合界面，發現異方性導電膠與軟性基板間存在脫層缺陷，如圖十二所示[44]，應為可靠度測試過程中，水氣擴散至接合試片所導致試片失效與缺陷之發生，此一結果顯示晶片與軟性基板以異方性導電膠之接合可靠度不佳。



圖十二：晶片與軟性基板接合界面示意圖，(a)未經高壓蒸煮測試，(b)高壓蒸煮測試 48 小時[44]


Wu 等人[45]以異方性導電膠接合晶片與基板後進行剪力試驗，研究接合試片分別經 85°C/85%、65°C/85%、45°C/85%之恆溫/恆濕測試後，其剪力值變化與濕氣濃度影響，結果顯示經不同恆溫/恆濕參數測試後，接合試片之剪力值皆因接合試片吸收濕氣與擴散而快速降低，且當可靠度測試溫度越高時，濕氣擴散速率越快而濕氣飽和時間越短，顯示測試溫度與接合試片剪力值呈現正相關，因溫度會影響濕氣擴散及吸收。Gao 等人[46]將晶片與玻璃基板以異方性導電膠結合熱壓接合製程完成接合後，進行恆溫/恆濕之可靠度測試。接合後試片經可靠度

測試後，其剪力強度皆隨測試時間延長而降低，如圖十三所示[46]，此一結果發生之原因應為異方性導電膠於可靠度測試過程中吸收濕氣，且接合試片於接合過程中，因晶片、異方性導電膠與玻璃基板之熱膨脹係數不同，進而產生熱應力集中於試片接合處，導致接合界面發生脫層缺陷，因此降低接合試片之剪力強度。



圖十三：可靠度測試時間與接合試片之剪力強度關係圖[46]

Frisk 等人[47]將薄晶片分別以 50、80 與 110 MPa 之接合壓力，接合於聚乙醯胺軟性基板及 FR-4 硬式基板，經恆溫/恆濕測試後分析接合試片之失效狀況並觀察其微觀結構，結果顯示過高壓力易使接合試片於接合過程中損壞薄晶片之結構，進而降低接合試片於恆溫/恆濕之可靠度，如圖十四所示[47]，此外，以 FR-4 硬式基板接合薄晶片之試片可靠度較差，原因為硬式基板之剛性較軟性基板高，因此接合試片於可靠度測試過程中易產生應力集中，進而導致接合試片失效。




圖十四：FR-4 硬式基板與薄晶片接合示意圖[47]

Chuang 等人[48]以非導電膠進行晶片與軟性基板之熱音波覆晶接合製程與其可靠度之研究，結果顯示熱音波覆晶製程之超音波功率可有效清除軟性基板電極上之非導電膠，使晶片凸塊與軟性基板電極接觸而形成良好之電訊通路，但其接合強度偏低且接合後試片之可靠度不佳，主要原因為接合強度主要來自非導電膠之固化強度，軟性基板表面可能存在加工製程所殘存之污染物，故非導電膠無法與軟性基板形成良好之接著，故接合試片於高壓蒸煮可靠度測試時，高壓水氣由接合界面之缺陷處滲入，進而造成晶片與軟性基板之分離，無法維持良好之可靠度。楊博智[49]將金凸塊與基板表面以氬氣電漿活化後進行接合，並進行高壓

蒸煮測試，探討接合試片之強度與可靠度驗證。結果顯示氫氣電漿活化可有效清潔材料接合表面，降低接合界面之接觸角與粗糙度，提升接合試片之剪力值。軟性基板未經氫氣電漿活化之接合試片，經高壓蒸煮測試後，發現接合試片之接合界面存在脫層缺陷，所得之剪力值亦較軟性基板經氫氣電漿活化者為低，顯示電漿活化技術於接合表面活化處理之效益。林寶珠[50]將晶片金凸塊與基板銅電極施以物理性氫氣電漿及氫氣加氫氣混合性氣體電漿活化後使其接合，並分別進行高溫儲存、恆溫/恆濕、高壓蒸煮測試。結果顯示基板銅電極經氫氣或氫氣加氫氣電漿活化後之接合試片，其剪力值皆大於基板銅電極未經氫氣或氫氣加氫氣電漿活化者，說明電漿活化處理有助於提升接合試片之接合品質。基板銅電極經氫氣電漿活化處理之接合試片，皆通過高溫儲存、恆溫/恆濕、高壓蒸煮測試，優於氫氣加氫氣混合性氣體電漿活化處理之接合試片可靠度。

晶片與基板覆晶接合試片進行可靠度試驗後，其主要之破壞模式可分為晶片凸塊與基板電極間產生脫層、裂縫或空孔等缺陷、晶片錳墊或基板電極鍍膜之脫層與封膠物質之劣化。晶片凸塊與基板電極接合界面之缺陷可能來自於接合材料間之熱膨脹係數差異所引致之裂縫或脫層等缺陷，亦可能由介金屬化合物過度成長所產生之脆性裂縫，避免此類破壞之主要策略為慎選接合材料之種類，盡可能選擇不會產生介金屬化合物之材料或接合材料間之熱膨脹係數相近之材料；晶片錳墊或電極鍍膜層之剝離(peel off)破壞，主要原因為鍍膜之吸附力(adhesion)不佳，當試片於高溫與高濕環境下，易產生鍍膜層間之剝離，改善策略可於鍍膜間增鍍吸附層(adhesion layer)，提高鍍膜層間之吸附力；電子元件封膠之目的主要避免環境之污染物或濕氣進入電子元件，對電子元件之功能產生危害，但部分封膠若填充材料(filler)百分比過高或填充材料選擇不佳，造成封膠與晶片、基板之接合不良，於高壓、高濕測試環境中產生剝離之缺陷，水氣便於剝離處滲入(penetration)電子元件中，該滲入水氣於高溫下蒸發為氣體，產生體積之膨脹，進而破壞晶片凸塊與基板電極之接合，甚至造成晶片與基板之完全分離，改善策略除可調整封膠材料之填充物種類或其填充量外，以電漿活化製程提高封膠與基板之接合強度，應為可行之措施。

目前文獻探討非導電膠接合晶片與軟性基板之可靠度研究數量較少，晶片與軟性基板之接合試片大部分能通過高溫儲存試驗，因軟性基板之剛性較金凸塊與矽晶片等為低，於高溫儲存環境中，軟性基板具良好撓性(flexible)易產生變形(deformation)，故凸塊與電極接點之熱應力不易蓄積，晶片與軟性基板仍保持其優異之接合性質與可靠度；非導電膠接合晶片凸塊與軟性基板電極之試片大部分無法通過高壓蒸煮之可靠度測試，其主要原因為非導電膠與軟性基板之接合品質不佳，短時間(24h)測試後，可見非導電膠與軟性基板產生脫層之缺陷，如圖十五(a) [51]所示，延長測試時間至192小時，非導電膠與軟性基板出現分離，如圖十五(b) [51]所示，顯示接合試片於高溫、高壓與高濕之測試環境中，非導電膠與基板之接合界面產生缺陷，水氣由此缺陷侵入進入凸塊與電極之接合區域，隨後造成接點產生脫層與裂縫等缺陷，故欲提高非導電膠接合晶片與軟性基板於高壓蒸煮測試之可靠度，應由提升非導電膠與軟性基板之接合品質著手，若非導電膠與軟性基板之接合界面具良好接著性，有效阻止水氣侵入，應可提升非導電膠接合晶片與軟性基板之高壓蒸煮可靠度。



圖十五：以非導電膠接合晶片與基板之試片經高壓蒸煮測試後之接合界面，(a)24h，(b)192h[51]

綜整上述公開文獻得知非導電膠覆晶製程至今仍無法應用於晶片與軟性基板接合之量產技術，其主要原因為非導電膠與軟性基板之接合強度與可靠度不佳，故本計畫之第一年研究引入電漿活化技術於非導電膠接合晶片與軟性基板之熱壓覆晶接合製程，選用氫氣電漿活化軟性基板與晶片金凸塊表面，進而提高晶片與軟性基板之接合品質，第二年研究(本年度)則引用第一年之實驗結果，進行電漿表面活化技術提升晶片與軟性基板接合之可靠度驗證，並以JEDEC之測試規範為基準，驗證電漿表面活化技術應用於非導電膠接合晶片與軟性基板製程之可靠度，項目包括高溫儲存測試(HTS)、恆溫/恆濕測試(HT/HH)與高壓蒸煮試驗(PCT)，以剪力值變化與橫截面之微觀組織作為評估可靠度之依據，並分析各項可靠度實驗之破壞機制。

4.研究方法

本計畫於前一年研究已採用熱音波技術植金凸塊於晶片上，確保金凸塊與晶片錫墊之接合強度高於 JEDEC 之標準，並選用無膠式單面軟性銅箔基板，將非導電膠塗佈於軟性基板之聚乙醯胺(polyimide, PI)表面，以植金凸塊之晶片反轉熱壓覆晶接合於軟性基板，經接合試片外觀型態與微觀結構觀察，驗證晶片成功以非導電膠熱壓接著於軟性基板，建立適用之接合參數為接合溫度 100°C、接合負荷 3.5 kgf、持壓 2 min、固化溫度 200°C。軟性基板與晶片金凸塊表面選用物理性氫氣電漿作為活化之氣源，表面活化過程之底壓與氫氣流量分別固定於 180 mtorr 與 60 sccm，分別改變活化時間與功率兩項參數，當功率固定為 400 W 時，活化時間為 10-50 s；當活化時間固定為 30 s，功率為 200-600 W，探討不同電漿活化參數對軟性基板表面性質之影響以及晶片與軟性基板接合強度影響。實驗結果顯示氫氣電漿活化之適用參數為活化功率 400W、活化時間 30 s，因軟性基板經氫氣電漿活化後，其表面潤濕性由 70° 下降至 10° 以下，表面粗糙度從 197 nm 降低至 160 nm，接合試片之剪力值亦較軟性基板未經氫氣電漿活化者與經其他氫氣電漿活化參數之接合試片剪力值為高，驗證以電漿表面活化技術可提高晶片以非導電膠接合於軟性基板之強度。

本實驗延續前一年研究，為提升非導電膠接合晶片與軟性基板之可靠度，擬於晶片金凸塊與聚乙醯胺軟性基板表面施以物理性氫氣電漿活化，活化時間為 30 s 及活化功率為 400 W，電漿活化處理後，於軟性基板表面均勻塗佈非導電膠，再將植金凸塊之晶片反轉貼合於軟性基板表面，並施以負載並提高載台加熱溫度使非導電膠固化，進而完成晶片與軟性基板之接合，主要接合參數為預熱溫度與

接合溫度均為 100°C、固化溫度 200°C、接合時間 2 min 及接合負荷 3.5 kgf。

晶片以非導電膠熱壓覆晶接著於軟性基板後，分別施以高溫儲存、高壓蒸煮與恆溫/恆濕測試，用以評估接合試片之可靠度，試驗之測試環境參數均參照 JEDEC 之規定[38,41,43]，高溫儲存測試條件為測試溫度 150°C，總測試時間為 1000 hr[38]；高壓蒸煮測試溫度為 121°C、相對濕度 85%及壓力 2 atm，總測試時間為 336 hr[41]；恆溫/恆濕測試溫度與相對濕度分別為 85°C 與 85% RH，總測試時間 1000 hr[43]。

晶片與軟性基板之接合後試片分別經各項可靠度測試後，以光學顯微鏡(OM)觀察接合試片外觀型態；以剪力試驗(die-shear test)量測接合試片之剪力值，並以電子顯微鏡(SEM)觀察接合界面之微觀組織與剪力試驗後之破斷面，搭配能量光譜儀(EDS)分析破斷之組成元素，判斷其破斷模式。

5. 結果與討論

5.1 高溫儲存測試

本實驗依照 JESD22-A103D 規範，將接合後試片置於 150°C 環境參數中持續 1000 小時，每 200 個小時取出 12 個試片，以剪力試驗量測晶片與軟性基板接合試片之剪力值，並觀察接合試片經剪力試驗後之破斷面，瞭解其破斷模式，輔以接合試片接合界面微結構之觀察，用以判斷接合界面是否存在脫層或裂痕缺陷，此一實驗結果可用於評估經氬氣電漿活化接合後試片之可靠度。

5.1.1 高溫儲存測試對外觀型態之影響

經高溫儲存測試後之接合試片，依測試時間依序從試驗機取出觀察，其表面型態如圖十六所示，晶片與軟性基板仍維持良好接合，接合試片未發生晶片與軟性基板分離之狀態，顯示試片未明顯發生失效(failure)，經高溫儲存測試後之接合試片，固化之非導電膠顏色從白色轉變為黃色，推論非導電膠材料在測試環境中可能發生劣化或質變，因非導電膠係屬環氧樹脂類之高分子材料，其本身易受高溫或紫外光影響而發生顏色改變情形[52]。

5.1.2 高溫儲存測試對剪力值之影響

晶片與軟性基板之接合試片經不同高溫儲存測試時間後，進行剪力試驗後所得之平均剪力值如圖十七所示，軟性基板未經氬氣電漿活化之接合試片，其非導電膠所提供之剪力值為 3.93 kgf，經高溫儲存測試 200-1000 小時後，接合試片進行剪力試驗所得之剪力值落於 3.79-4.38 kgf 範圍，當接合試片進行高溫儲存測試 400、1000 小時後，接合試片之剪力值些微上升，推論可能原因為接合試片在高溫環境中長期受熱能影響，導致材料間因熱膨脹係數不同而產生翹曲現象，使接合試片於高溫儲存測試後進行剪力試驗時，刀具推離晶片過程中受到翹曲之軟性基板而產生微小阻力，造成試片之剪力值些微提升。此一高溫儲存測試結果顯示，接合試片之非導電膠所提供之剪力值，未隨著高溫儲存時間增加而明顯下降，只在一微小區間內變化，顯示非導電膠未因長時間在高溫環境下劣化，進而影響非導電膠對於晶片與軟性軟板之接著力。

軟性基板表面經功率 400 W、時間 30 s 之氬氣電漿活化處理後，與晶片以非導電膠接合之試片經高溫儲存測試後，接合試片之平均剪力值皆較未進行可靠度試驗者為低，且隨著試驗時間增加而微幅下降，高溫儲存 200 小時之接合試片平均剪力值由 5.89 kgf 下降至 5.45 kgf，隨測試時間增加至 600 小時，試片平均剪力值為 5.40 kgf，當高溫儲存測試時間達 1000 個小時，試片平均剪力值為 5.03 kgf，其剪力值隨長時間之測試而稍微下降，但仍維持在約略 5 kgf，相較於未進行電漿活化處理接合試片之剪力值為高，至於剪力值下降原因，需結合接合界面

微觀觀察結果與破斷模式之判斷，方可確認其剪力值下降原因。

5.1.3 高溫儲存測試對接合界面之影響

軟性基板未經氬氣電漿活化之接合試片經 1000 小時高溫儲存測試後，以 SEM 觀察晶片以非導電膠接合於軟性基板之界面，如圖十八(a)所示，非導電膠與軟性基板間存在微小孔洞，推論其缺陷來自於軟性基板未經氬氣電漿活化所造成，但未發現非導電膠與軟性基板間有明顯脫層缺陷之存在；圖十八(b)所示為晶片凸塊與軟性基板之接合界面，發現晶片金凸塊仍完整接著於軟性基板，未有脫層缺陷發生，其原因為晶片與軟性基板存在熱膨脹係數之差異，當接合試片在高溫環境下進行可靠度測試時，軟性基板具備良好可撓性，以非導電膠接合晶片與軟性基板之試片，經高溫儲存測試時，易會隨軟性基板變形而發生翹曲現象，如圖十八(c)所示，而較不易造成非導電膠與軟性基板間及晶片凸塊與軟性基板間之分離。此觀察結果說明未經氬氣電漿活化接合試片經高溫儲存試驗後，其平均剪力值與未進行可靠度試驗者未有顯著差異，且接合試片受高溫影響所產生之翹曲情形，致使接合試片進行剪力試驗時，推刀推離晶片過程中產生微小阻力，其平均剪力值因而些微上升，驗證上述高溫儲存測試與接合試片剪力值之趨勢變化(圖十八)，此為實驗過程中發生之誤差。

圖十九(a)所示為軟性基板經氬氣電漿活化處理接合試片，進行高溫儲存測試 1000 個小時後之試片接合界面，圖中顯示非導電膠與軟性基板間接著良好，未發現脫層、孔洞缺陷之存在，進一步觀察晶片凸塊與軟性基板之接合界面，如圖十九(b)所示，其接合界面亦未存在缺陷且晶片凸塊完整接著於軟性基板。此一結果顯示經氬氣電漿活化處理接合試片進行高溫儲存測試後，所表現之平均剪力值相似於未進行可靠度試驗者，且較軟性基板未經氬氣電漿活化處理者為高，證實圖十七表現之趨勢。

5.1.4 高溫儲存測試對接合試片斷面之影響

為進一步探討接合試片經高溫儲存測試後進行剪力試驗所得之破斷面，以 SEM 分析其破斷模式，如圖二十所示。軟性基板未經氬氣電漿活化之接合試片，經高溫儲存測試 200(圖二十(a)、(b))、800(圖二十(c)、(d))、1000 小時(圖二十(e)、(f))之接合試片，其破斷方式皆為非導電膠從軟性基板被剝離至晶片側，軟性基板側留下晶片側金凸塊之接合痕跡，顯示非導電膠與軟性基板間之接著性較弱，且隨著可靠度測試時間增加，接合試片之破斷模式未有明顯差異，此破斷模式亦相似於未進行高溫儲存測試之接合試片破斷面，顯示高溫儲存測試時間對軟性基板未經氬氣電漿活化之接合試片具較小影響性，此一實驗結果與圖十七所呈現之剪力值趨勢相符。

圖二十一所示為軟性基板經氬氣電漿活化之接合試片，進行高溫儲存測試 200、800、1000 小時後之破斷面。圖二十一(a)、(b)可觀察到經高溫儲存測試 200 小時之接合試片，其破斷模式分為兩種：第一種僅有少許非導電膠從軟性基板側被剝離至晶片側，為非導電膠與軟性基板分離之模式；第二種類型為部分金凸塊從晶片錫墊處被剝離至軟性基板側，屬於金凸塊與晶片分離之模式，顯示非導電膠與軟性基板仍具良好之接著性。而經高溫儲存測試 800(圖二十一(c)、(d))至 1000 小時(圖二十一(e)、(f))之接合試片斷面，其破斷模式已由兩種破裂模式轉變為只有金凸塊與晶片分離，此結果顯示第一種斷裂模式所示之可靠度較佳，由於接合試片處於長期之高溫環境下，金凸塊與晶片錫墊間之接合界面受熱能及熱膨脹係數不同之影響，易產生熱應力集中於金凸塊與晶片錫墊間，導致在高溫儲存可靠度試驗中，非導電膠與軟性基板之接著強度高於金凸塊與晶片錫墊間之接

合強度，致使接合試片在剪力試驗過程中，金凸塊與晶片錫墊之錫點分離，因此高溫儲存測試 800 與 1000 小時後之接合試片剪力值略低於高溫儲存測試 200 小時後之接合試片剪力值。

此一觀察結果顯示氫氣電漿活化處理軟性基板之接合試片經高溫儲存測試 800-1000 小時後，主要之斷裂模式為金凸塊與晶片錫墊之分離(圖二十一(c)-(f))，證明接合試片經高溫儲存測試 800-1000 小時後，其剪力值下降之主要原因來自金凸塊與晶片錫墊接著力下降所致，應無關乎於非導電膠與軟性基板或晶片之接著強度之衰退。

5.2 高壓蒸煮測試

本實驗依 JESD22-A102D 之測試規範進行未經氫氣處理與經氫氣電漿處理後接合試片之高壓蒸煮測試，接合試片置於高溫、高濕環境下測試 336 小時，分別在 24、48、96、168、240、336 小時，各取出 12 個試片，以剪力試驗分析剪力值與測試時間之關係，並探討接合試片失效之原因。

5.2.1 高壓蒸煮測試對外觀型態之影響

圖二十二所示為軟性基板未經氫氣電漿活化處理之接合試片，經高壓蒸煮測試 336 小時後之外觀型態圖，由外觀已可明顯發現晶片與軟性基板之接合試片存在明顯裂痕(crack)，此裂痕可能由於非導電膠經高溫、高濕及高壓之加熱環境產生膨脹變形，水氣可因高溫及壓力作用下，沿晶片側緣與非導電膠連接處進入，所引致裂痕之產生，推論此裂縫可能造成晶片凸塊與軟性基板之接點產生分離，而無法達成良好電氣訊號導通及降低晶片與軟性基板接合試片之強度。

5.2.2 高壓蒸煮測試對剪力值之影響

為進一步證實高壓蒸煮測試對晶片與軟性基板接合試片造成之影響，接合試片經高壓蒸煮機進行可靠度測試後，進行剪力試驗所得之平均剪力值如圖二十三所示，軟性基板未經氫氣電漿活化之接合試片，其平均剪力值隨測試時間增加而下降，未進行可靠度測試接合試片之剪力值為 3.93 kgf，經高壓蒸煮測試 24 小時後，平均剪力值下降為 3.75 kgf，當高壓蒸煮測試延長至 96、336 小時，接合試片之剪力值分別降低至 3.49、3.37 kgf，未經氫氣電漿活化處理接合試片之剪力值隨高壓蒸煮測試時間增長而降低。

氫氣電漿活化處理後之接合試片經高壓蒸煮測試後，接合試片之剪力值隨測試時間增加而下降，當高壓蒸煮測試時間為 24 小時，接合試片之平均剪力值為 5.17 kgf，當測試時間增加至 96 小時，接合試片之平均剪力值降低至 4.59 kgf，而高壓蒸煮測試時間達 336 小時後，接合試片之剪力值明顯下降至 4.17 kgf。

綜整所述，軟性基板經氫氣電漿活化處理後之接合試片，經高壓蒸煮測試後所測得之平均剪力值，皆大於軟性基板未經氫氣電漿活化處理者，再度驗證氫氣電漿活化之效用，且無論軟性基板是否進行氫氣電漿活化，其接合試片之平均剪力值皆隨試驗時間增加而降低，因此，為了解接合試片平均剪力值下降之機制，藉由試片之接合界面與破斷面進行後續之分析與探討。

5.2.3 高壓蒸煮測試對接合界面之影響

為驗證上述接合試片經高壓蒸煮測試後，受壓力、溫度與濕度影響導致其平均剪力值下降之原因，擬觀察接合試片之接合界面。圖二十四所示為未經氫氣電漿活化處理軟性基板與晶片之接合試片，經高壓蒸煮測試 336 小時後之橫截面，可明顯發現晶片邊緣與軟性基板間及非導電膠與軟性基板間發生脫層缺陷，如圖二十四(a)所示，且可觀察到接合試片左側之非導電膠與軟性基板發生嚴重分離，如圖二十四(b)所示，為進一步觀察接合試片之脫層缺陷，將圖二十四(a)之

A 區域放大至 800 倍進行觀察，如圖二十四(c)所示，非導電膠與晶片間之分離距離約為 7.14 μm ，而圖二十四(b)之 B 區域同樣以 800 之倍率放大觀察，軟性基板末端與非導電膠明顯分離約 14.2 μm ，此結果說明當接合試片進行高壓蒸煮測試時，水氣會藉由壓力迫使進入整體試片中較為脆弱之部位，亦即晶片邊緣與非導電膠間及非導電膠與軟性基板間，推論前二者之缺陷係因非導電膠與其接合性不佳所致，亦可能為兩者均未進行氬氣電漿活化處理；圖二十四(c)則顯示晶片凸塊與軟性基板之接合界面周圍因軟性基板未進行氬氣電漿活化處理而存在微小之孔洞缺陷。

軟性基板經氬氣電漿活化處理之接合試片，經高壓蒸煮測試 24 小時後，非導電膠與軟性基板間接著完整，且金凸塊與軟性基板間亦未發現脫層或孔洞等缺陷，顯示接合試片之非導電膠雖在高壓蒸煮測試過程中，存在高溫、高壓與高濕之不良環境，但因其測試時間較短，並未造成晶片與非導電膠或非導電膠與軟性基板間之缺陷，如圖二十五(a)、(b)所示；圖二十五(c)顯示接合試片經高壓蒸煮測試 96 小時後，水氣開始沿著晶片邊緣與非導電膠間進入(A 區域)，因此可觀察到此處發生脫層缺陷，但非導電膠與軟性基板間則接著完整，如圖二十五(d)所示，此結果說明因晶片邊緣未進行氬氣電漿活化處理，因此晶片邊緣與非導電膠間之接著性較軟性基板與非導電膠間之接著性差，在進行高壓蒸煮測試時，水氣易從晶片邊緣與非導電膠間進入，致使晶片邊緣與非導電膠分離(A 區域)，藉由 SEM 將倍率放大至 800 倍進行觀察，如圖二十五(e)所示，量測其分離距離約略為 17.1 μm 。

圖二十六(a)所示為軟性基板經氬氣電漿活化處理之接合試片，經高壓蒸煮測試 336 小時後，接合試片明顯發生脫層等缺陷，其發生位置包括晶片邊緣與非導電膠連接處(A 區域)及晶片與非導電膠間(B 區域)，並可觀察到接合試片左側非導電膠本身發生斷裂情形，如圖二十六(b)所示，其發生之原因為非導電膠與晶片側緣之脫層加劇導致非導電膠呈傾斜狀態，熱應力集中於晶片角落，致使非導電膠延晶片角落發生裂痕，而接合試片末端軟性基板與非導電膠維持良好接著，相似於軟性基板經氬氣電漿活化後接合試片，進行高壓蒸煮測試 96 小時後之微觀結構(圖二十五(d))，顯示軟性基板經氬氣電漿活化處理後與非導電膠之接著性，經高壓蒸煮測試後仍接著良好，相較於軟性基板未經氬氣電漿活化處理之接合試片經高壓蒸煮測試後(圖二十四(b))，試片末端軟性基板與非導電膠則發生脫層缺陷，此結果說明再度驗證氬氣電漿活化處理對軟性基板之效用。

為探討高壓蒸煮測試時間對軟性基板經氬氣電漿活化接合試片之影響，將圖二十六(a)之 A、B 區域放大至 800 倍進行觀察，分別如圖二十六(c)、(d)所示。圖二十六(c)顯示晶片邊緣與非導電膠間之脫層缺陷，其分離距離約略為 50 μm ，相較於軟性基板經氬氣電漿活化接合試片，經高壓蒸煮測試 96 小時後，晶片邊緣與非導電膠間之距離為大(圖二十五(e))；圖二十六(d)顯示晶片與非導電膠間存在脫層缺陷，其原因為接合試片經連續、長期性之高壓、濕氣環境下，水氣從晶片邊緣與非導電膠連接處侵入，除了造成非導電膠本身發生斷裂情形(圖二十六(b))，且持續蔓延至接合試片內部，因此在晶片凸塊與非導電膠間可觀察到脫層缺陷，如圖二十六(e)所示，亦較高壓蒸煮測試 96 小時之晶片與非導電膠接合界面更易觀察到脫層缺陷發生。

綜整上述結果，軟性基板未經氬氣電漿活化處理之接合試片，經高壓蒸煮測試後，缺陷主要存在於晶片邊緣與非導電膠間及軟性基板與非導電膠連接處，導致接合試片所表現之平均剪力值較低；軟性基板經氬氣電漿活化接合試片，經高

壓蒸煮測試後，其發生脫層缺陷之位置主要為晶片邊緣與非導電膠連接處，且隨高壓蒸煮測試時間增長，接合試片之缺陷愈多，惟試片末段軟性基板與非導電膠仍接著完整，驗證氫氣電漿活化處理對軟性基板之效用，且符合接合試片之平均剪力值較軟性基板未經氫氣電漿活化處理者為高之趨勢(圖二十三)。

5.2.4 高壓蒸煮測試對接合試片斷面之影響

軟性基板未經氫氣電漿活化之接合試片，經高壓蒸煮測試後之試片破斷面，其主要斷裂處皆與高溫儲存試驗之接合試片相同，皆為非導電膠與軟性基板間發生分離，晶片以非導電膠接著於軟性基板之剪力值亦相似於高溫儲存可靠度試驗，其數值約為 3.5-4 kgf。

圖二十七(a)、(b)所示為軟性基板經氫氣電漿活化接合試片，經高壓蒸煮測試 24 小時後之晶片側與基板側破斷面，其破斷模式包括部分非導電膠從軟性基板被剝離至晶片側，部分非導電膠殘留於基板側上，以及部分晶片金凸塊從晶片錐墊處斷裂而殘留在基板側，此微觀結構與軟性基板經氫氣電漿活化接合試片，未經高壓蒸煮測試者相較，兩者之破斷模式相似，惟軟性基板經氫氣電漿活化之接合試片，經高壓蒸煮測試 24 小時後之基板側未發生軟性基板被撕裂之情形，顯示其表現之平均剪力值較接合試片未進行高壓蒸煮測試者為低，驗證圖二十三所示之剪力值測試結果。為證實圖二十七(b)之基板側破斷面確實存在部分非導電膠與晶片金凸塊，分別以 EDS 分析 point 1 與 point 2 之組成元素，其結果如圖二十八(a)、(b)所示。圖二十八(a)顯示 point 1 所測得之元素為碳(C)、氧(O)、(Si)，此一分析結果顯示 point 1 為固化之非導電膠；圖二十八(b)所示 point 2 之組成元素為金(Au)，顯示 point 2 為晶片側錐墊剝離之金凸塊，故此 EDS 分析結果驗證圖二十七(b)之基板側破斷面確實存在部分非導電膠與晶片側剝離之金凸塊。

軟性基板經氫氣電漿活化處理後之接合試片，經高壓蒸煮測試 96 小時後，觀察其晶片側與軟性基板側破斷面，如圖二十七(c)、(d)所示。圖二十七(c)之晶片側破斷面所殘留之非導電膠量，經換算殘膠覆蓋面積百分比約略為 18.8%，而圖二十七(a)之晶片側破斷面殘膠覆蓋面積百分比則約略為 28.1%，顯示圖二十七(c)之晶片側破斷面所殘留之非導電膠量，相較於圖二十七(a)之晶片側破斷面為低，且觀察晶片側之金凸塊數量，發現圖二十七(c)晶片金凸塊從錐墊處斷裂之數量較圖二十七(a)高，此結果說明軟性基板經氫氣電漿活化接合試片經高壓蒸煮測試 96 小時後，因水氣開始沿晶片邊緣與非導電膠連接處進入，造成其位置發生脫層(圖二十五(c))，因而降低晶片與非導電膠間及金凸塊與晶片錐墊間之接著性，故接合試片進行剪力試驗時，造成接合試片平均剪力值降低。

軟性基板經氫氣電漿活化處理後之接合試片，經高壓蒸煮測試 336 小時後之晶片側與基板側破斷面，分別如圖二十七(e)、(f)所示。圖二十七(e)、(f)顯示接合試片之斷裂模式主要為金凸塊從晶片錐墊處分離，而非導電膠幾乎皆殘留於基板側上，顯示接合試片持續進行長時間高壓蒸煮測試，因水氣、高壓、高溫之影響，晶片邊緣與非導電膠連接處之脫層缺陷愈大(圖二十六(a)、(c))，晶片與非導電膠間及金凸塊與晶片錐墊間之接著性，除了較非導電膠與軟性基板間之接著性為低，此情形亦較軟性基板經氫氣電漿活化處理之接合試片經高壓蒸煮測試 96 小時嚴重(圖二十七(c)、(d))，因此接合試片進行剪力試驗後，其破斷模式主要為金凸塊從晶片錐墊處及晶片與非導電膠接合界面發生剝離而斷裂，故其平均剪力值較低。

綜整上述結果，軟性基板經氫氣電漿活化處理後之接合試片，進行高壓蒸煮測試時間愈長，其斷裂模式逐漸從部分非導電膠殘留於晶片側與軟性基板側，以

及金凸塊從晶片鐳墊處斷裂而殘留於軟性基板側，轉變為金凸塊與晶片鐳墊處及非導電膠與晶片接合界面分離之斷裂模式，接合試片經剪力試驗所得之平均剪力值亦隨高壓蒸煮測試時間增長而下降，驗證高壓蒸煮測試與接合試片平均剪力值之趨勢(圖二十三)。

5.3 恆溫/恆濕測試

本研究依 JESD22-A101C 之規範，將恆溫/恆濕可靠度試驗機設定溫度 85 °C、相對濕度 85% RH，接合試片於此環境下持續測試 1000 小時，每 200 小時為一檢測點，分別各取 12 個接合試片進行剪力試驗後平均，分析接合試片平均剪力值與測試時間之關係，並以接合試片破斷面及橫截面輔以佐證，探討接合試片失效之原因。

5.3.1 恆溫/恆濕測試對剪力值之影響

圖二十九所示為未經氬氣電漿活化之軟性基板與經功率 400 W、時間 30 s 氬氣電漿活化軟性基板之接合試片，於不同恆溫/恆濕可靠度試驗時間後，經剪力試驗所得之平均剪力值。軟性基板未經氬氣電漿活化之接合試片，其平均剪力值隨恆溫/恆濕可靠度試驗時間增長而降低，相較未進行可靠度試驗及恆溫/恆濕試驗 200 與 400 小時後之剪力值，從 3.93 kgf 下降至 3.86 kgf 與 3.85 kgf，僅為微幅之下降，接合試片經恆溫/恆濕可靠度試驗 1000 小時後，其平均剪力值下降至 2.85 kgf，顯示長時間濕氣與溫度之測試環境對接合試片之剪力值影響性甚大，後續將由接合試片之接合界面及破斷面判斷其剪力值下降之原因。

軟性基板經氬氣電漿活化之接合試片，其平均剪力值隨測試時間增加而下降，其趨勢與高壓蒸煮可靠度試驗所得之結果相似，接合試片未經可靠度測試時，其平均剪力值為 5.89 kgf，經恆溫/恆濕可靠度試驗 400 小時後，其平均剪力值已下降至 4 kgf 以下，若持續進行恆溫/恆濕可靠度試驗至 1000 小時，接合試片之平均剪力值亦隨測試之增長而下降至 3.44 kgf，擬由後續之接合界面微觀觀察與破斷模式之判定，推論其主要之破壞模式。

5.3.2 恆溫/恆濕測試對接合界面之影響

軟性基板未經氬氣電漿活化處理後之接合試片，經恆溫/恆濕測試 200 小時之接合界面，如圖三十(a)所示，晶片邊緣與非導電膠接著完整，惟非導電膠與軟性基板間發現些許孔洞、脫層缺陷，由於未經氬氣電漿活化之軟性基板潤濕性不佳，進而導致晶片以非導電膠接合軟性基板時所造成之孔洞、缺層缺陷。進一步觀察接合試片末端如圖三十(b)所示，顯示非導電膠與軟性基板間達成良好接著，未發現脫層缺陷，此一觀察結果說明軟性基板未經氬氣電漿活化之接合試片，進行恆溫/恆濕測試時間較短之緣故，因此接合試片微觀結構未明顯受到水氣與溫度影響而發生脫層缺陷，僅存在軟性基板未進行氬氣電漿活化所觀察到之孔洞、脫層缺陷。

圖三十(c)所示為軟性基板未經氬氣電漿活化接合試片，經恆溫/恆濕可靠度試驗 1000 小時之接合界面，晶片與軟性基板接著完整，但接合試片左側可觀察到非導電膠與軟性基板間發生脫層缺陷，如圖三十(d)所示，進一步將 A 區域放大倍率觀察其分離距離約略為 28.6 μm，如圖三十(e)所示，而圖三十(f)所示晶片凸塊與軟性基板之接合界面完整，此一觀察結果說明軟性基板因未進行氬氣電漿活化，因此在長期恆溫/恆濕測試時，易導致水氣從接著性不佳之非導電膠與軟性基板間進入，進而造成接合試片末端處出現非導電膠與軟性基板間脫層之缺陷，亦造成接合試片之平均剪力值較軟性基板未經氬氣電漿活化之接合試片，經恆溫/恆濕可靠度試驗 200 小時之平均剪力值低，證實圖二十九所示平均剪力值

下降之趨勢。

圖三十一(a)所示為軟性基板經氬氣電漿活化之接合試片，經恆溫/恆濕可靠度測試 200 小時後之接合界面，晶片與軟性基板接著完整，未發現脫層、孔洞缺陷，經觀察接合試片左側，如圖三十一(b)所示，非導電膠與軟性基板亦完整接著，此一觀察結果說明接合試片無論是否經氬氣電漿活化處理，於恆溫/恆濕測試 200 小時後，其微結構均未發現脫層之缺陷。

當軟性基板經氬氣電漿活化後之接合試片，持續進行恆溫/恆濕測試至 1000 小時後，如圖三十一(c)所示，接合試片之晶片側邊與非導電膠連接處發現細微之脫層缺陷，進一步觀察接合試片末端，非導電膠與軟性基板之接合界面則未出現脫層缺陷，如圖三十一(d)所示。將圖三十一(c)之 A 區域放大至 500 倍進行觀察，晶片與非導電膠間之脫層距離約略為 10 μm ，圖三十一(f)則顯示晶片凸塊良好接著於軟性基板上，此觀察結果說明接合試片於長時間進行恆溫/恆濕可靠度試驗，在高溫及濕氣作用下，水氣逐漸由晶片側邊與非導電膠連接處進入，進而導致脫層缺陷產生，但試片末端非導電膠與軟性基板接合界面則未發現脫層缺陷，其原因為軟性基板經氬氣電漿活化後與非導電膠間之接著性較軟性基板未經氬氣電漿活化者佳，反觀軟性基板未經氬氣電漿活化接合試片，經恆溫/恆濕可靠度測試 1000 小時後，因軟性基板與非導電膠間接著性較差，進行長期恆溫/恆濕可靠度測試後，從而觀察到脫層缺陷發生於軟性基板與非導電膠間(圖三十(d))。

綜整上述結果，軟性基板是否進行氬氣電漿活化之接合試片，皆隨恆溫/恆濕可靠度測試時間增長，進而發現接合試片微觀結構存在缺陷，因此接合試片所表現之平均剪力值皆隨恆溫/恆濕可靠度測試時間增長而下降，驗證圖二十九所示之剪力值趨勢。

5.3.3 恆溫/恆濕測試對接合試片斷面之影響

軟性基板未經氬氣電漿活化處理後之接合試片，經恆溫/恆濕測試 1000 小時後之晶片側與基板側破斷面，分別如圖三十二(a)、(b)所示。圖三十二(a)顯示大部分非導電膠從基板側被剝離至晶片側，因此圖三十二(b)之基板側僅可發現軟性基板與晶片凸塊以非導電膠接合在軟性基板上之九個金凸塊壓痕。此一破斷模式亦相似於高溫儲存測試及高壓蒸煮測試，因軟性基板未進行氬氣電漿活化以去除軟性基板表面之污染物，無法提高軟性基板表面之潤濕性，因此晶片以非導電膠接合於軟性基板時，非導電膠與軟性基板間之接著性不佳，致使接合試片進行相關可靠度測試後，其破斷模式皆為非導電膠從軟性基板側被剝離(圖二十)，亦可從接合試片末端之非導電膠與軟性基板間發現脫層之缺陷(圖二十四(b)、圖三十(d))，進而造成接合試片所表現之平均剪力值相對較低，如圖十七、圖二十三、圖二十九所示。

圖三十三(a)、(b)分別所示軟性基板經氬氣電漿活化處理後之接合試片，經恆溫/恆濕測試 200 小時後之晶片側與軟性基板側破斷面，可發現破斷模式為金凸塊從晶片錫墊處斷裂，致使非導電膠殘留於軟性基板側，此一結果說明因金凸塊與晶片存在熱膨脹係數之差異，接合試片經溫度、濕氣影響下，晶片與非導電膠之接著性低於非導電膠與軟性基板，故其斷裂處發生於晶片與非導電膠之接合界面，隨著可靠度測試時間增長，非導電膠與晶片之分離模式增加，當恆溫/恆濕測試時間增加至 800 小時，如圖三十三(c)、(d)所示，金凸塊從晶片錫墊處斷裂而殘留於基板側之數量亦隨之增加，其主要破斷模式仍為晶片側與非導電膠接合處之破裂，恆溫/恆濕測試時間至 1000 小時後，所有金凸塊皆從晶片錫墊處斷

裂，且大部分非導電膠均殘留於軟性基板側，顯示非導電膠與晶片之接合力大幅下降，此一觀察結果亦可說明接合試片經恆溫/恆濕測試 1000 小時後，剪力值大幅下降之原因。

綜整所述，軟性基板經氬氣電漿活化之接合試片，經恆溫/恆濕測試後之破斷模式顯示，當非導電膠與晶片之分離模式增加，且金凸塊從晶片錫墊處斷裂之數量愈多，顯示接合試片經剪力試驗後所得之平均剪力值降低。

6. 結論

軟性基板經氬氣電漿活化之接合試片，其平均剪力值較未進行氬氣電漿活化者高，本實驗參數以氬氣電漿功率 400 W、時間 30 s 所得之剪力值較佳，晶片金凸塊與軟性基板同時施以氬氣電漿活化之剪力值較僅軟性基板側進行氬氣電漿活化之剪力值為高。經由接合界面微結構之觀察結果得知，軟性基板經氬氣電漿活化之接合試片，其接合界面完整且未發現脫層與空孔等缺陷，說明電漿活化技術可去除金凸塊與軟性基板表面之污染物，得到潔淨及粗糙度較平滑之接合表面，且試片破斷面之斷裂模式發生於固化之非導電膠處，晶片與軟性基板表面均殘留固化之非導電膠，顯示晶片以非導電膠接合軟性基板之剪力值較佳。經高溫儲存測試後，軟性基板經氬氣電漿活化後之接合試片，其剪力值隨測試時間增長而微幅降低，但皆維持於一穩定區間內，顯示非導電膠未因長時間在高溫環境下劣化，而影響非導電膠於晶片與軟性軟板之接著力，觀察接合試片之接合界面亦未發現缺陷之存在。經高壓蒸煮測試後，接合試片之剪力值隨測試時間增長而下降，因壓力及非導電膠吸收水氣導致晶片邊緣與非導電膠連接處產生脫層，使非導電膠難以完整固定晶片與軟性基板，進而使接合試片之剪力值下降，接合界面易發現明顯之脫層缺陷，隨測試時間增加，缺陷情況愈趨於嚴重。恆溫/恆濕測試後，軟性基板經氬氣電漿活化之接合試片，其平均剪力值隨測試時間增加而降低，且接合試片之接合界面亦發現脫層之缺陷，接合試片之破斷模式主要為金凸塊與晶片錫墊間以及晶片與非導電膠間分離，此為降低接合試片平均剪力值之主要原因，經由實驗結果得知，以氬氣電漿表面活化技術確實可提升非導電膠接合晶片與軟性基板之強度以及非導電膠與軟性基板之接合可靠度，此一實驗結果於微電子封裝業界應深具應用之潛力。

7. 參考文獻


1. O. L. Anderson, H. Christianson, Journal of Applied Physics, Vol. 28, 1957.
2. G. B. Korman, R. G. Gerke, H. H. Huang, IEEE Trans on CHMT, Vol. 13, 1990.
3. M. Klein, H. Oppermann, R. Kalicki, R. Aschenbrenner, H. Reichl, Vol. 39, 1999, p.1389.
4. A. Schnewly, P. Groning, L. Schlapbach, G. Muller, Journal of Electronic Materials, Vol. 27, 1998, p.1254.
5. V. Murali, M. Gasperek, M. Bahansali, S. H. Chen, R. Dais, In Proceeding of IRPS, 1992, p.24.
6. D. Wojciechowski, J. Vaneteren, E. Reese, H. W. Hagedorn, Microelectronics Reliability, Vol. 40, 2000, p.1215.
7. M. Y. Yim, J. S. Hwang, K. W. Paik, International Journal of Adhesion, Vol.27, 2007, pp. 77-84.
8. R. Aschenbrenner, J. Gwiasda, J. Eldring, E. Zakel, H. Reichl, KARL SUSS, 1999.

9. J. C. Jagt, IEEE Trans Comp, Packaging, Manuf Technol- Part A, Vol. 21, 1998, p.215.
10. C. L. Chuang, Q. A. Liao, H. T. Li, S. J. Liao, G. S. Huang, Microelectronic Engineering, Vol. 87, 2010, pp. 624-630.
11. C. L. Chuang, W. H. Chen, H. T. Li, H. T. Chen, Microelectronic Engineering, Vol. 87, 2010, pp. 2146-2157.
12. C. F. Chan, W. T. Tseng, H. N. Huang, P. Huang, M. H. Chan, C. T. Lin, M. Liu, C. H. Chiu, S. Chiu, M. Ma, in proceedings of the 13th Electronics Packaging Technology Conference. Nov, 2011, Taipei, Taiwan.
13. C. F. Chan, W. T. Tseng, H. N. Huang, M. H. Chan, C. T. Lin, C. H. Chiu, in proceedings of the IMPACT Conference. Nov, 2011, Taipei, Taiwan.
14. B. Kegel, H. Schmid, Surface and Coatings Technology, Vol. 112, 1999, pp. 63-66.
15. P. Fuchs, Applied Surface Science, Vol. 256, 2009, pp. 1382-1390.
16. G. Dunn, "Plasma cleaning and surface modification for microelectronics", <http://www.electroiq.com/ElectroIQ/en-us/index/display/2009.04.plasma-cleaning-and-surface-modification-for-microelectronics>
17. M. A. Uddin, M. O. Alam, Y. C. Chan, H. P. Chan, Microelectronics Reliability, Vol. 44, 2004, p.505.
18. Y. C. Chan, D. Y. Luk, Microelectronics Reliability, Vol. 42, 2002, p.1195.
19. M. H. Hong, S. Kim, Y. Kim, Current Applied Physics, Vol. 12, 2012, pp. 612-615.
20. P. Palm, J. Maattanen, A. Tuominen, E. Ristolainen, Vol. 40, 2001, p.633.
21. K. Ishibashi, J. Kimura, AMP Journal of Technology, Vol. 5, June, 1996, p.24.
22. L. K. The, E. Anto, C. C. Wong, S. G. Mhaisalkar, E. H. Wong, P. S. Teo, Z. Chen, Thin Solid Film, Vol. 462, 2004, p.446.
23. W. K. Chiang, Y. C. Chen, B. Ralph, A. Holand, Journal of Electronic Materials, Vol. 35, pp. 443-452.
24. S. M. Lee, B. G. Kim, Y. H. Kim, Materials Transaction, Vol. 49, 2008, pp. 2100-2106.
25. B. Kim, S. Lee, Y. Jo, S. Kim, K. Harr, Y. Kim, Microelectronics Reliability, Vol. 51, 2011, pp. 851-859.
26. J. B. Lee, J. G. Lee, S. Ha, S. Jung, Microelectronic Engineering, Vol. 88, 2011, pp. 715-717.
27. T. Nonaka, K. Fujimsru, N. Ashai, K. Kasumi, Y. Matsumoto, In Proceedings of Electronic Components and Technology Conference, 2008.
28. T. Akatsu, N. Hosoda, T. Suga, Journal of Materials Science, Vol. 34, 1999, pp. 4133-4139.
29. J. A. S. Ting, L. M. D. Rosario, M. C. Lacdan, H. L. Jr, J. Vero, H. Ramos, R. Tumlos, Vol. 40, 2013, pp. 64-69.
30. H. Barshilia, A. Ananth, J. Khan, G. Srinivas, Vacuum, Vol. 86, 2012, pp. 1165-1173.
31. C. J. Lee, S. K. Lee, D. C. Ko, D. j. Kim, B. M. Kim, Journal of Materials Processing Technology, Vol. 209, 2009, pp. 4769-4775.
32. Y. Lin, J. Xu, S. Tien, S. Hung, W. Yuan, T. Chung, C. Huang, Microelectronics Reliability, Vol. 52, 2012, pp. 2756-2762.
33. W. Li, Journal of Electronic Materials, Vol. 39, 2010, pp.295-302.
34. J. H. Hsieh, L. H. Fong, S. Yi, G. Metha, Surface and Coatings Technology, Vol. 112, 1999, pp. 245-249.
35. M. A. Uddin, M. O. Alam, Y. C. Chan, H. P. Chan, Journal of Electronic


- Materials, Vol. 32, 2003, pp.1117-1124.
36. U. Cvelbar, M. Mozetič, A. Zalar, Vacuum, Vol. 71, 2003, pp. 207-211.
 37. J. M. Koo, J. B. Lee, Y. J. Moon, W. C. Moon, S. B. Jung, Journal of Physics: Conference Series, 2008.
 38. JEDEC standard, JESD22-A103D, high temperature storage life, 2010.
 39. C. D. Breach, F. Wulff, Microelectronics Reliability, Vol. 46, 2006, pp. 2112-2121.
 40. C.C. Chuang, T. F. Yang, J. Y. Juang, Y. P. Huang, C. J. Zhan, Y. M. Lin, C. T. Lin, P. C. Chang, Microelectronics Reliability, Vol. 28, 2008, pp. 1875-1881.
 41. JEDEC standard, JESD22-A102D, accelerated moisture resistance -unbiased autoclave, 2010.
 42. Y. Kumano, Y. Tomura, M. Itagaki, Y. Bessho, Microelectronics Reliability, Vol. 41, 2001, pp.525-531.
 43. JEDEC standard, JESD22-A101C, steady state temperature humidity bias life test, 2009.
 44. C. Y. Yin, H. Lua, C. Bailey, Y. C. Chan, Microelectronic Engineering, Vol. 107, 2013, pp.17-22.
 45. G. Wu, B. Tao, Z. Yin, Microelectronics Reliability, Vol. 53, 2013, pp.2030-2035.
 46. L. Gao, X. Chen, H. Gao, International Journal of Adhesion & Adhesives, Vol. 33, 2012, pp.75-79.
 47. L. Frisk, K. S. Pulli, Microelectronics Reliability, 2014.
 48. C. L. Chuang, W. H. Chen, H. T. Li, H. T. Chen, Microelectronic Engineering, Vol. 87, 2010, pp.2146-2157.
 49. 楊博智，金凸塊與銅電極接合界面之電漿活化對覆晶接合強度之影響，碩士論文，國立中正大學機械工程研究所，嘉義，台灣，2012。
 50. 林寶珠，電子封裝之金凸塊與銅電極表面活化接合之可靠度研究，碩士論文，國立中正大學機械工程研究所，嘉義，台灣，2013。
 51. W. K. Chiang, Y. C. Chen, B. Ralph, A. Holand, Electronic Materials, Vol. 35, pp. 443-452.
 52. 劉榮昌、鍾明樺、陳建明、林建憲，有機/無機混成奈米複合物於 LED 封裝的技術發展趨勢，工研院電子報第 10109 期

<http://edm.itri.org.tw/enews/epaper/10109/e01.htm>


8.圖表




圖十六：軟性基板經氬氣電漿活化之接合試片表面型態圖




圖十七：高溫儲存測試時間與平均剪力值之關係圖




圖十八：軟性基板未經電漿活化之接合試片經 1000 小時高溫儲存測試之微觀結構，(a)晶片與軟性基板之接合界面，(b)晶片凸塊與軟性基板之接合界面，(c)接合試片左側




圖十九：軟性基板經電漿活化之接合試片，經 1000 小時高溫儲存測試之微觀結構，(a)晶片與軟性基板之接合界面，(b)晶片凸塊與軟性基板之接合界面




圖二十一：軟性基板經電漿活化之接合試片，經不同高溫儲存測試時間後之破断面，(a)晶片側，(b)基板側，(c)晶片側，(d)基板側，(e)晶片側，(f)基板側




圖二十二：軟性基板未經氬氣電漿活化之接合試片，經高壓蒸煮測試 336 小時後之試片外觀型態圖




圖二十：軟性基板未經電漿活化之接合試片，經不同高溫儲存測試時間後之破断面，(a)晶片側，(b)基板側，(c)晶片側，(d)基板側，(e)晶片側，(f)基板側




圖二十三：高壓蒸煮測試時間與平均剪力值之關係圖




圖二十四：軟性基板未經氫氣電漿活化之接合試片，經高壓蒸煮測試 336 小時後之微觀結構，(a)試片與軟性基板之接合界面，(b)接合試片左側，(c)A 區域，(d)B 區域，(e)晶片凸塊與軟性基板接合界面




圖二十六：軟性基板經電漿活化之接合試片，經高壓蒸煮測試 336 小時後之微觀結構，(a)試片與軟性基板之接合界面，(b)接合試片左側，(c)A 區域，(d)B 區域，(e)晶片凸塊與軟性基板之接合界面




圖二十五：軟性基板經電漿活化之接合試片，經不同高壓蒸煮測試時間後之微觀結構，(a)試片與軟性基板接合界面，(b)晶片凸塊與軟性基板接合界面，(c)試片與軟性基板接合界面，(d)接合試片左側，(e)A 區域




圖二十七：軟性基板經氫氣電漿活化之接合試片，經不同高壓蒸煮測試時間後之破断面，(a)晶片側，(b)基板側，(c)晶片側，(d)基板側，(e)晶片側，(f)基板側




圖二十八：高壓蒸煮測試 24 小時後之試片破斷面 EDS 分析，(a)point 1 之分析圖譜，(b) point 2 之分析圖譜




圖二十九：恆溫/恆濕測試時間與平均剪力值之關係圖




圖三十：軟性基板未經電漿活化接合試片，經不同恆溫/恆濕測試時間後之微結構，(a)晶片與軟性基板接合界面，(b)接合試片左側，(c)晶片與軟性基板接合界面，(d)接合試片左側，(e)A 區域，(f)晶片凸塊與軟性基板接合界面



圖三十一：軟性基板經電漿活化之接合試片，經不同恆溫/恆濕測試時間後之微結構，(a)晶片與軟性基板之接合界面，(b)接合試片左側，(c)晶片與軟性基板之接合界面，(d)接合試片左側，(e)A 區域，(f)晶片凸塊與軟性基板之接合界面



圖三十二：軟性基板未經電漿活化之接合試片，經恆溫/恆濕測試 1000 小時後之破斷面，(a)晶片側，(b)基板側



圖三十三：軟性基板經電漿活化之接合試片，經不同恆溫/恆濕測試時間後之破斷面，(a)晶片側，(b)基板側，(c)晶片側，(d)基板側，(e)晶片側，(f)基板側，(g)晶片側，(h)基板側

科技部補助專題研究計畫出席國際學術會議心得報告

日期：104 年 9 月 13 日

計畫編號	MOST-103-2221-E-040-003		
計畫名稱	以表面活化技術提高非導電膠接合矽晶片與軟性基板之接合強度與可靠度(II)		
出國人員姓名	莊正利	服務機構及職稱	中山醫學大學、教授
會議時間	104 年 8 月 11 日至 103 年 8 月 14 日	會議地點	中國、長沙
會議名稱	(中文)2015 年電子封裝技術國際會議 (英文)2015 International Conference on Electronic Packaging Technology (2015 ICEPT)		
發表題目	(中文)以氬氣電漿活化技術提升非導電膠接合晶片與軟性基板之覆晶接合強度 (英文) Increasing the bonding strength of chips and flex substrates assembly with a non-conductive paste by argon surface activation		

一、參加會議經過

今年是中國電子學會電子製造與封裝技術分會持續舉辦之電子構裝國際會議的第 16 屆，就近幾年參與會議發現該會議舉辦規模半導體產業近年來在中國國家政策主導與扶持下，除已蓬勃發展外，對理工科系畢業生之就業市場更形成一股超強吸引力，四天會議期間吸引眾多大陸地區與國際專業人士參與會議，此一會議之論文發表篇數與參與會議人數規模已成為國際大型電子構裝技術之重要會議。今年會議舉辦地點為長沙市華雅大飯店，並由該區之中南大學承辦會議相關工作，相較於過去參加此一國際會議之舉辦地點，已由大學校園轉變為五星級飯店，會議相關硬體設備與會議環境上均大幅提升。議程由 8 月 11 日至 14 日共四天，會議第一天舉辦專業教育訓練發展課程，有別過往聘請歐、每、日等國產業或學術界之著名人士進行授課，今年講師除二位德籍與一位日籍講師外，大部分講師均為華籍且在海外產業或學術界人士擔任，此一轉變亦可看出中國在電子構裝技術發展上已達某一層度，相關領域均提出代表性人物，可見近年來在國家政策計畫性支持下，微電子構裝之產業技術與研發能力已大幅提升，專業訓練課程之主要講題為高密度、高功率電子構裝之設計、製造與可靠度測試分析及 3-D 電子構裝與可靠度測試、分析等議題；第二天邀請電子構裝各領域傑出學者或業界人士演講，講題涵蓋電子構裝未來發展(roadmaps)、晶圓與晶圓接合(wafer to wafer bonding)之三維封裝、產業封裝策略與發展等相關主題，第三天進行各分組論文發表，第四天則安排長沙市自由行，會場提供不同旅遊路線，可視自我需求，購買票卷，參與旅遊。

本年度會議論文發表主題分為先進構裝與系統整合(advance packaging & system

integration)、構裝設計與模擬(packaging design & modeling)、構裝材料與製程(packaging materials & process)、內導線技術(interconnect technologies)、先進製造與封裝設備(advanced manufacturing & packaging equipment)、品質與可靠度(quality & reliability)、微波與功率元件封裝(microwave & power electronics packaging)、固態照明封裝與整合(solid state lighting packaging & integration)與新興技術(emerging technologies)。如同往年會議中邀請多位重量級電子構裝研究學者，如 William T. Chen、Rao R. Tummala、John H. Laum 與 Rolf Aschenbrenner 等，其中來自澳洲學者 Viorel Dragol 在演講中進行晶圓對晶圓之對準(alignment)與接合(bonding)技術於三維封裝之應用，明確指出隨電子構裝產出率與封裝成本下降之需求，傳統單一晶片(chip)之封裝速度與成本遠高於晶圓對晶圓接合之封裝模式，雖然先進晶圓等級封裝技術可大幅提升產出速率與有效降低封裝製造成本，但單一晶圓尺寸遠大於單一晶片，故封裝設備之精確性須大幅提升，方可達成其要求，特別是晶圓中每一電極(electrode)與晶片凸塊(bump)之對應準確性，另外為封裝夾具與平台(stage)之水平度，因晶圓尺寸較大，無法容許較大之水平偏移量，若無法提升設備之精準性，對晶圓封裝之良率易造成負面影響，此一學者之研究重點主要偏重設備之研發，製成相關技術談及較少，就目前發展趨勢已經有學術單位進行晶圓對接封裝，並引入非導電膠膜(non-conductive film)接合晶圓，此一技術之開發著眼於非導電膠膜可免去晶圓對接後之填充底膠(under fill)製程，本人過去亦曾進行此一製程技術之初步研究，但因接合設備之精密度要求非常高，通常學術單位之精密平台無法提高如此高精密之設備而作罷，但晶圓對接封裝製程為來勢必成為技術之主流。

二、與會心得

今年是第四次參與此一國際會議，會議組織與會務運作均較過去純熟且會議舉辦地點亦由過去校園轉變成飯店會議中心，更結合中國各大具特色都市與當地大學輪流承辦，不僅提升會議相關品質，吸引更多國際專業人士參與，讓此一會議更形龐大。相較於過往，專業訓練課程之講師已由過去歐美學者居多轉變為旅居歐美之中籍人士擔任，顯示中國於微電子構裝技術已從過往由歐、每、日取經學習模式提升為自我技術之傳承與教導，且該華人講師之學經歷均不亞於歐、每、日，顯見中國之微電子構裝技術在國家政策主導下，以見其成長之成果。此外，觀察此次參與會議發表論文之主題與數量，參與微電子構裝技術研發之學者已不限於北京、清華、上海交大與復旦等知名大學，幾乎各地大學均有教師參與研究並投稿發表，顯見電子封裝技術之研發在中國已成熱門之學科，且研究發展模式均採取團體式發展，研究團隊包含材料、熱傳、應力分析、可靠度等專長教師，不僅可進行電子元件之整體研究，更可接受業界委託開發電子元件之構裝技術，包含製程設計、材料選擇、應力分析與可靠度分析，完整建構電子元件之封裝技術，亦可取得較佳之研究資源與設備。此一發展模式實為國內學界研究可參考方式。

由投稿文章方向或與會學者專家之演講內容得知晶圓對接與立體化封裝已成電子構裝之研究主流，但晶圓對接與晶片立體化封裝製程須結合良好定位系統與高度精密機械方可完成，然而晶片堆疊之精密機械價格昂貴，非單一學術機構具備之採購能力，顯然該技術之發展有賴於產、官界於經費或設備之支持，方可進行相關技術之研究與探討，此次參與會議後，深深覺得與電子封裝產業之密切交流，以取得相關研究設備之支持或由政府設立相關研究中心，採購共同研究設備供國內學者進行研究使用，降低實驗設備之技術瓶頸，顯然已成此一領域發展必行之趨勢。

三、發表論文全文或摘要

論文全文:

Increasing the bonding strength of chips and flex substrates assembly with a non-conductive paste by argon surface activation

Cheng-Li Chuang*, Yi-Rong Jiang, Wen-Lian Lee
School of Occupational Safety and Health, Chung Shan
Medical University, Taichung, Taiwan
E-mail: luke@csmu.edu.tw

Yat-Chen Chen
Department of green energy science & Technology, Kao
Yuan University, Kaohsiung, Taiwan

Abstract—To increase the bonding strength of chips and flex substrates with a non-conductive paste, the Argon plasma was selected to perform the surface activation on the surface of flex substrates in this study. After flex substrates were activated with the argon plasma, several analytical methods were applied to verify the effective of argon plasma activated technology on the bonding surface of flex substrates, such as the contact angle was measured to verify the wettability of flex substrates, the ESCA was employed to determine the compositions on the surface of flex substrates, the AFM was conducted to examine the changes of roughness on the bonding surface of flex substrates, and die-shear test was used to evaluate the bonding force of chips and flex substrates assembly. With appropriate bonding parameters, a sound bonding interface with sufficient bonding strength can be achieved for chips and flex substrates assembly combining with NCP and thermal compression bonding process. Neither porosity nor delamination was found at bonding interface between gold bumps and copper electrodes of flex substrates. The NCP was removed from the surface of the flex substrates, and then gold bumps bonded onto flex substrates directly. An electrical path between chips and the flex substrates was obtained. Die-shear forces were significant enhancement for chips and flex substrates activating with the argon plasma. A low contact angle can be determined on the surface of flex substrates for flex substrates activating with the argon plasma, indicating the containments can be removed by argon plasma, and then a clean bonding surface was achieved. For flex substrates subjected to the argon plasma activation, the residual NCP can be found on the both sides of chips and flex substrates that implying the bonding strength of NCP and flex substrates is even higher than the strength of NCP itself. These experimental results can be used to interpret that argon plasma activation is an effective scheme to improve the bonding strength of chips and substrates assembling with NCP and thermal compressing bonding process.

Keywords—non-conductive paste; argon plasma activation; chips and flex substrates assembly.

I. Introduction

To meet the requirements in consumer products for portable applications, the size, weight and volume should be reduced. The traditional rigid substrates employed in electronic packaging were replaced with flex ones due to they are lighter in weight and easier to be used in consumer electronics. However, the thermal stability and rigidity of flex substrates are inferior to the rigid ones and a successful bond

between chips and the substrates thus was not achieved. The conventional flip-chip bonding process, for chips onto the rigid substrates was not sufficient to meet the requirements for chips onto the flex substrates.

Adhesives have been extensively used in microelectronics for chips and substrates assembly [1-3]. The flip-chip bonding process with adhesives provides several advantages over the conventional flip-chip bonding process with solder bumps. This process complies with environmental requirements, since the adhesive is lead-free. No under-fill is required after flip-chip bonding with an adhesive, reducing manufacturing cost. Adhesives are typically divided into three categories based on their electrical characteristics- isotropic conductive paste (ICP), anisotropic conductive paste (ACP) and nonconductive paste (NCP) [1, 4, 5]. The bonding mechanisms of ICP and ACP are similar; both consist of a polymeric matrix and metallic fillers. The metallic fillers provide the electrical paths between the bond pads of the chips and the electrodes of the substrates. The ACP only provides an electrical path in the z-direction; the x-y-plane must be insulated to avoid a short circuit. Increasing the concentration of metallic fillers is an effective means of reducing the contact resistance in the z-direction. However, the electrical path in the x-y-plane is associated with the risk of the bridging of metallic fillers when an excess of conductive particles is added [6]. To obtain a sound bond with sufficient bonding strength and a low contact resistance at the electrical path, the concentration of metallic fillers and the curing parameters must be controlled precisely. The NCP does not consist of any metallic fillers. Unlike ACP, no risk of bridging risk existed after the chips and substrates were assembled. However, the bumps and electrodes need to be brought into direct contact with each other to form an effective electrical path between the chips and flex substrates. In the authors' previous study [7, 8], the thermosonic flip-chip bonding process with NCP was successfully developed for the assembly of chips and flex substrates. This bonding approach is expected to offer several distinct advantages over currently available bonding approaches for microelectronic packaging. However, the major challenges on the NCP were bonding strength and reliability they cannot meet the requirement of industrial codes [8]. The plasma activation has been used to remove the contaminants on the surface of bond pads, and then to reduce the bonding barrier between gold balls and bond pads, the bondability and bonding strength are thus improved [9-10].

An argon plasma was selected to activate the bonding surfaces of chips and flex substrates, and expected to improve the bonding performance of chips and flex substrates assembly with thermal compression bonding with NCP. This study also attempts to verify the effect of argon plasma activation on the bonding interface between chips and flex substrates.

II. Experimental procedure

A thermosetting commercial NCP was selected to assemble chips and flex substrates in this study. The non-conductive paste was deposited on the surface of flex substrates, and a chip with eight gold bumps was bonded onto the flex substrates using the thermal compression flip-chip bonding process. To verify the effects of argon plasma activating on the bonding strength of chips and flex substrates assembly, three categories of surface treating on the chips and flex substrates were employed. The first category of specimens treats with the argon plasma activation on the surface of chips and flex substrates. In another category of specimens subjects argon plasma activates only on the bonding surface of flex substrates. and the other category of specimen of chips and flex substrates without treating with argon plasma. The major parameters of argon plasma activation were 180 mTorr in base pressure, 60 Sccm in flow rate of the argon gas. For flex substrates were subjected to argon plasma activation, several analytical methods were applied to verify the effective of argon plasma activated technology on the bonding surface of flex substrates, such as the contact angle was measured to verify the wettability of flex substrates using a sessile drop method, the electron spectroscopy for chemical analysis (ESCA) was employed to determine the compositions on the surface of flex substrates, the atomic force microscopy (AFM) was conducted to examine the changes of roughness on the bonding surface of flex substrates.

To investigate the effect of activated parameters on the bonding strength of chips and flex substrates assembly, first the activated power fixed at 400 W and the activated time varied from 10-50 s, and then the activated time fixed at 30 s, the activated powers were varied from 200-600 W. For chips and flex substrates subjected to argon plasma activation completed, the chips bonded to flex substrates with a load of 35 N at 100°C, and then the specimen was cured at 200°C for 120 s. After assembly, a die-shear test was subsequently performed on bonded chip and substrates to evaluate the bonding performance, and the fracture morphology on the chip side and on the flex substrate side was analyzed using scanning electron microscopy (SEM) with the energy dispersive spectrometry (EDS) to elucidate the fracture mechanism after die-shear test.

III. Results and discussion

Chips ad flex substrates assembly with NCP

Fig. 1(a) shows a chip bonded on flex substrate successfully for chips and flex substrates were both subjected to argon plasma activation with a activated power 400 W for 30 s, and they were assembled using thermal compressional bonding with NCP. To verify the bonding performance of

chips and flex substrates using thermal compressional bonding with NCP, the bonding interface between bumps and flex substrates was observed using SEM as shown in Fig. 2. A deformed gold bump bonded onto the surface of flex substrates directly, implying an active interconnect between the chip and the flex substrate was achieved since the gold bumped bonded on flex substrate to form an electrical path between the chip and the flex substrate. With appropriate bonding parameters, the NCP can be removed between gold bumps and flex substrates during the flip-chip bonding, and then a successful assembly of chips and flex substrates was achieved.




Fig. 1. The photograph of (a) chips bonded on to flex substrates using thermal compressional bonding with NCP, (b) cross-section of gold bump bonded on surface of the flex substrate without any defects.

Effects of Ar plasma on bonding strength

To verify the effects of argon plasma activation on the bonding strength of chips and flex substrates assembly, the flex substrates were subjected to argon plasma activation with various parameters. The activated durations were varied from 10 s to 50 s while the activated power fixing at 400 W. When the activated duration was fixed at 30 s, the activated powers were changed from 100 W to 600 W. Fig. 2 presents the effect of argon plasma activation on the die-shear force of chips and flex substrates assembly with thermal compressional bonding and NCP. Die-shear forces of chips bonded to flex substrates activated with argon plasma were higher than those without treating with argon plasma. Obviously, the die-shear forces were improved by increasing the activated durations and activated powers. The maximum die-shear force was 4.3 kgf approximately for flex substrates subjecting to argon plasma at activated power 400 W and activated duration 30 s. As activated power continued increase to 600 W or activated duration prolonged to 50 s, the die-shear forces were degraded slightly. It would be attributed to measurement deviation of die-shear forces. This experimental result indicates that argon plasma activation was an effective in enhancing the bonding performance of chips and flex substrates assembly with thermal compression bonding and NCP.

For both chips and flex substrates were activated with argon plasma at activated power 400 W for 30 s, the die-shear force of chips and flex substrates assembly was increased to 6.0 kgf approximately as shown in Fig. 3. In contrast to a low die-shear force for only flex substrates activating with argon plasma at activated power 400 W for 30 s, this improvement of the die-shear force was attributed to chips and flex substrates were both subjected to argon plasma activation. This experimental result also presents that a good bonding

performance of chips and flex substrates assembly can be achieved by argon plasma activating.




Fig. 2. Dis-shear forces of chips and flex substrates assembly using thermal compression bonding with NCP. Flex substrates were subjected to Ar plasma activation at various conditions.




Fig. 3. Dis-shear forces of chips and flex substrates assembly using thermal compression bonding with NCP. Both chips and flex substrates were subjected to Ar plasma activation at 400 W in activated power for 30 s.

Fig. 4 displays the SEM micrograph of the cross-section of gold bumps bonded on the surface of flex substrates using thermal compression bonding with NCP for chips and flex substrates with and without argon plasma activating. The defects of voids existed around the gold bump and delaminations was found at the bonding interface between the NCP and the bonding surface of flex substrates in Fig. 4a for chips and flex substrates they were both without plasma activating. Indicating the NCP cannot well bind gold bumps and flex substrates reflects on a low bonding strength of chips and flex substrates assembly as shown in Fig. 2. For flex substrates with argon plasma activation and chips without treating with argon plasma, the void also was observed around the gold bump and no defects was found at bonding interface between the NCP and the flex substrates, as shown in Fig. 4b. Neither voids nor delaminations were found in Fig. 4c. An integrity bonding interface of gold bumps bonded to flex substrates was achieved for chips and flex substrates they were both activating with argon plasma. Both chips and flex substrates activating with argon plasma could improve the soundness of the chips and flex substrates assembly, and then the die-shear force was enhanced as shown in Fig. 3. This

experimental result not only can be used to interpret the highest die-shear force was obtained among the three categories of surface treating on the chips and flex substrates, but also proves the effective in improving the bonding performance of chips and flex substrates assembly again.




Fig. 4. SEM micrographs of the cross-section of chips bonded to flex substrates for (a) chips and flex substrates without Ar plasma activated, (b) flex substrates with Ar plasma activated and chips without Ar plasma activated, (c) both chips and flex substrates with Ar plasma activated.

Effects of Ar plasma activation on the surface characteristics of flex substrates

To investigate the possible reason for die-shear forces increasing for flex substrates with the argon plasma activation, the compositions on the surface of flex substrates were determined using ESCA for flex substrates with and without argon plasma activation as shown in Fig. 5. For flex substrates subjected to argon plasma activation with activated power 400 W for 30 s, The major compositions on the flex substrates are carbon, oxygen and nitrogen. These elements were the same as the compositions of the polyimide that was selected to be used as flex substrates in this study. No oxidative or reductive reaction occurred on the surface of flex substrates due to the argon is an inert gas. Table 1 shows the atomic percentage of carbon decreased and the oxygen increased slightly after argon plasma activation. This experimental result agrees with [11]. Indicating the argon plasma is a physical activation that only removed containments on the flex substrates, and the oxygen remains on the surface of flex substrates. A clean bonding surface of flex substrates can be obtained for they subjected to argon plasma activation, and to reduce the bonding barrier between flex substrates and the NCP, finally a higher die-shear force of chips and flex substrates was achieved as shown in Fig. 2.

The contact angle was an index to express the wettability of bonding materials. Containments on the surface of bonding materials result in high contact angle, implying the wettability of bonding materials was poor. Thus, the contact angle can be used to evaluate the bonding barrier between bonding materials. Fig. 6 shows the contact angle on the surface of flex substrates for they were subjected argon plasma activation or not. A high contact angle of 69.86° was obtained for flex

substrates without argon plasma activating as shown Fig. 6a. For flex substrates subjected to argon plasma activation at activated power 400 W for 30 s, a low contact angle of 6.52° shown in Fig. 6b was achieved. The contact angle reduced significantly for flex substrates with argon plasma activation, reflecting the containments on the surface of flex substrates can be removed, and a clean bonding surface on the flex substrates was achieved. A sound bond with sufficient bonding strength of chips and flex substrates assembly using thermal compression bonding with NCP was achieved as shown in Figs. 2 and 4.




Fig. 5. The compositions on the surface of flex substrates for they were subjected to Ar plasma activating or not.

Table 1. The atomic percentages of compositions on the surface of flex substrates for they were subjected to Ar plasma activating or not.

Plasma treatment	Without Ar plasma treating (at%)	Ar plasma treating at activated power 400 W for 30 s (at%)
Elements		
C	76.2	73.1
O	17.7	21.2
N	6.1	5.6




Fig. 6. The contact angle was measured on the surface of flex substrates under various conditions, (a) flex substrates without Ar plasma activation, (b) flex substrates with Ar plasma activated at activated power 400 W for 30 s.

Fig. 7 presents the changes of contact angles on the flex substrates for they were subjected to argon plasma activation under various conditions. The contact angles decreased significantly for flex substrates subjected to argon plasma activation with increasing activated powers while the activated duration fixing at 30 s. A low contact angle also was obtained in Fig. 7 for flex substrates treating with argon plasma under different activated durations for the activated power fixing at 400 W. As increasing the activated power or extending the activated duration, the values of contact angles were varied in

a small range, implying the surface of flex substrates maintained a good cleanliness for they were activated with argon plasma under different activated powers and durations. The argon plasma activation was effective scheme to clean the bonding surface of flex substrates, and to reduce the bonding barrier between flex substrates and NCP, finally the bonding strength of chips and flex substrates was enhanced as shown in Fig. 2.




Fig. 7. The contact angles of flex substrates for they were subjected Ar plasma activation under various conditions.

The average surface roughness of the flexible substrate shown in Fig. 8 for they were activated with argon plasma at different activated powers (activated durations fixed at 30 s) and various activated durations (activated power fixed at 400 W). A maximum value of surface roughness for flex substrates without argon plasma activating was 197 nm. With argon plasma activation, the values of the surface roughness were lower than 197 nm. As extending activated durations or increasing activated powers, the average surface roughness decreased slightly and varied in the small range. An exceeded extending activated duration (50 s) or activated power (600 W) could enhance the average roughness of flex substrates slightly. Since the argon plasma is a physical activation, argon ions bombarded the surface of flex substrates with a high speed resulting in removing the containments on the surface of flex substrates, however, an exceeding activated duration or activated power could remove the material itself, so that surface roughness increased.




Fig. 8. The average surface roughness of flex substrates for they were subjected Ar plasma activation under various conditions.

A high magnification of the electron microscope was employed to observe the changes on the surface morphology of flexible substrates for they were subjected to argon plasma activation as shown in Fig. 9. Comparison with the surface morphologies of flex substrates shown in Figs. 9a and b for they were untreated and treated with argon plasma activation, a smooth surface with less contaminants can be obtained on the surface morphology of flex substrates for they were subjected to argon plasma activation. This observational result can be used to interpret that argon plasma activation can remove the contaminants on the surface of flex substrates, and then to enhance the binding performance of chips and flex substrates assembly with NCP.




Fig. 9. SEM micrographs of surface morphology of flex substrates for (a) they were without Ar plasma activation; (b) they were subjected to Ar plasma activated at activated power 400 W for 30 s.

Fracture morphology analysis

The possible fracture modes in the specimens of chips and flex substrates assembly with NCP were identified by SEM after the die-shear test. Fig. 10 shows the typical fracture morphologies of chips and flex substrates for they inactivated or activated with argon plasma. For chips and flex substrates they were both inactivated with argon plasma, the NCP peeled-off from the bonding interface between the NCP and flex substrates, and then the most of NCP resided on the surface of chips as shown Fig. 10a. Only minor NCP was remained on the surface and a smooth fracture morphology on the surface of flex substrates can be observed shown in Fig. 10b, indicates that bonding performance of flex substrates and NCP is poor, and then NCP peeled from the bonding interface during die-shear test. This fracture mode demonstrates that a low value of die-shear force of chips and flex substrates assembly with NCP for chips and flex substrates they were both inactivated with argon plasma. Only few NCP resided on the fracture morphology of the chip side after die-shear test for chips inactivated with argon plasma as shown in Fig. 10c, indicating the NCP peeled from the bonding interface between chips and NCP during the die-shear test, the bonding performance of NCP and chips was poor. As shown in Fig.10d, most of NCP remained bonded on the surface of flex substrates after die-shear test for flex substrates activated with argon plasma at activated power 400 W for 30 s. The NCP well bonded on the surface of flex substrates after die-shear test, implying a good bonding performance between the NCP and flex substrates was achieved for flex substrates activating with argon plasma. For chips and flex substrates were both activated with argon plasma at activated power 400 W for 30 s, the NCP and the deposited layers of flex substrates resided on the fractured morphology of chip side, and the NCP well bonded on the flex substrates and a concavity formed on the

fracture morphology of flex substrates can be observed as shown in Figs. 10d and e, respectively. These fracture morphologies imply that the NCP well bided the chips and flex substrates, a part of polyimide was torn, and resided on the fracture morphology of chips during die shear test. In this specimen of chips and flex substrates assembly with NCP, the fracture location at NCP and flex substrates, indicating the bonding strength among chips, NCP and flex substrates was higher than that of NCP and flex substrates itself. This fracture mode also reflects the high die-shear force was obtained shown in Fig. 3 for chips and flex substrates were both activated with argon plasma.




Fig. 10. SEM micrographs of fracture morphologies of chips and flex substrates for they were treated with argon plasma at various conditions, (a) fracture morphology of chips for it was without argon plasma activation, (b) fracture morphology of flex substrates for it was without argon plasma activation, (c) fracture morphology of chips for it was without argon plasma activation, (d) fracture morphology of flex substrates for it was activated with argon plasma activation they at activated power 400 W for 30 s, (e) fracture morphology of chips for it was activated with argon plasma at activated 400 W for 30 s, (f) fracture morphology of flex substrates for it was activated with argon plasma activation they at activated power 400 W for 30 s.

For chips and flex substrates were without argon plasma activating, the fracture location existed on the bonding interface between the NCP and flex substrates, indicating the weak bonding was obtained. The fracture location changed to bonding interface between the NCP and chips for only flex substrates activated with argon plasma, implying the bonding performance of NCP and chips is poor. For chips and flex substrates both activated with argon plasma, the flex substrates was torn and resided on the surfaces of chips, indicating the boning performance among chips, NCP and flex susbtartes is good. This fracture mode shows the bonding strength even higher than flex substrates itself. This experimental result the argon plasma did enhance the bonding strength of chips and flex substrates assembly with NCP.

IV. Conclusions

For chips and flex substrates activated with argon plasma, the die-shear force of chips and flex substrates assembly using the thermal compression bonding with NCP was improved. A sound bond with sufficient bonding strength can be achieved. Neither delamination nor void was found at bonding interface. The typical fracture morphology shows that flex substrates were torn and a part of flex substrates resided on the surface of chips after die-shear test for chips and flex substrates were activated with argon plasma, indicating the bonding strength of chips, NCP and flex substrates was even higher than that of flex substrates itself. Based on the experimental results, the argon plasma activation is an effective scheme to improve the bonding strength of chips and flex substrates assembly using the thermal compression bonding with NCP.

A low contact angle was achieved for flex substrates with argon plasma activated, implying the wettability on the surface of flex substrates was better than that without argon plasma activated. A low level of contaminations on the surface of flex substrates can be achieved for it was treating with argon plasma activation. The contaminants on the bonding surface can be removed by argon plasma activated, the cleanliness of bonding surface was thus enhanced, and then the bonding barrier among chips, NCP and flex substrates was reduced, the bonding performance between chips and flex substrates with NCP was promoted, finally the die-shear force of chips and flex subparts assembly with NCP was improved. Thus, the argon plasma activation has great potential to be applied to chips and flex substrates assembly using the compression bonding process with NCP.

ACKNOWLEDGMENT

Thanks are given to the Ministry of Science and Technology, Republic of China for the financial support of this study, under Grant Number MOST-102-2221-E-040-005, MOST-102-2622-E-040-001-CC3, and to the Formosa Advanced Technologies Co., Ltd. (FATC) in Douliou, Yunlin for their kindly support in providing die-shear tester.

REFERENCES

- [1] J. C. Jagt, "Reliability of electrically conductive adhesive joints for surface mount applications: a summary of the state of the art", *IEEE Trans Comp, Packaging, Manuf Technol- Part A*, vol. 11, pp. 215-225, 1998.
- [2] M. A. Uddin, M. O. Alam, Y. C. Chan, H. P. Chan, "Adhesion strength and contact resistance of flip chip on flex packages—effect of curing degree of anisotropic conductive film", *Microelectron Reliab.*, Vol. 44, pp. 505-514, 2004.
- [3] W. K. Chiang, Y. C. Chen, B. Ralph, A. Holand, "Processability and reliability of nonconductive adhesives (NCAs) in fine-pitch chip-on-flex applications", *J. Electron. Mater.*, vol. 35, pp. 443-452, 2006.
- [4] M. H. Hong, S. Kim, Y. Kim, "Ultra-fine pitch chip-on-glass (COG) bonding with metal bumps having insulating layer in the side walls using anisotropic conductive film (ACF)", *Curr. Appl Phys.*, vol. 12, pp. 612-615, 2012.
- [5] S. C. Kim, Y. H. Kim, "Flip chip bonding with anisotropic conductive film (ACF) and nonconductive adhesive (NCA)", *Curr. Appl Phys.*, vol. 13, pp. 14-15, 2013.
- [6] Y. C. Chan, D. Y. Luk, "Effects of bonding parameters on the reliability performance of anisotropic conductive adhesive interconnects for flip-chip-on-flex packages assembly II. Different bonding pressure", *Microelectron Reliab.*, Vol. 42, pp. 1195-1204, 2002.
- [7] C. L. Chuang, Q. A. Liao, H. T. Li, S. J. Liao, G. S. Huang, "Increasing the bonding strength of chips on flex substrates using thermosonic flip-chip bonding process with nonconductive paste", *Microelectron. Eng.*, vol. 87, pp.624-630, 2010.
- [8] C. L. Chuang, W. H. Chen, H. T. Li, H. T. Chen, "Reliability of assembly of chips and flex substrates using thermosonic flip-chip bonding process with a non-conductive paste", *Microelectron. Eng.*, vol. 87, pp.2146-2157, 2010.
- [9] M. A. Uddin, M. O. Alam, Y. C. Chan, H. P. Chan, "Plasma cleaning of the flex substrate for flip-chip bonding with anisotropic conductive adhesive film", *J. Electron. Mater.*, vol. 32, pp. 1117-1124, 2003.
- [10] Y. Lin, J. Xu, S. Tien, S. Hung, W. Yuan, T. Chung, C. Huang, "Enhanced anisotropic conductive film (ACF) void-free bonding for Chip-On-Glass (COG) packages by means of low temperature plasmas", *Microelectron Reliab.*, Vol. 52, pp. 2756-2762, 2012.
- [11] W. Li, "A study of plasma-cleaned Ag-plated Cu leadframe surfaces", *J. Electron. Mater.*, vol. 39, pp. 295-302, 2010.

四、建議

近年來多次參與此一國際會議，每年感觸越來越深，前年參觀過上海大學後，發現大學重點實驗室所具備之封裝設備儼然就像一條小型生產線，從晶片切割、黏晶、導線接和到填入底膠等製程設備俱全，材料分析相關儀器齊全，對中國政策性補助研究開發的模式驚嘆不已，且重點實驗均屬團隊方式，以校系或研究中心為主體，集合各種領域教師或技術人員從事完整的研究，有效率且完整開發具功能性產品之製程技術，早已脫離單一教授單打獨鬥從事單一技術開發領域，對照每年中國在微電子構裝研究論文品質的提升，逐漸感到台灣所具有的技术領先已非常有限。反觀目前國內電子構裝領域之發展模式，雖部分研究仍持續進行，但發展到某一層級後，所需之設備精密度大幅提高，相關實驗設備所需之精準性，已經非單一校內單一實驗室所能負擔或採購，對高階封裝技術之開發形成阻礙，或僅能作更為基礎之學術研究，對提升國內高階封裝製程技術之貢獻愈來愈低，建議應籌組團隊是研發中心，跨系或跨校，集中相關資源應用，可供該領域研究所需之設備，對提升研究品質與建立新式製程技術應有所助益。

五、攜回資料名稱及內容

1. ICEPT 2015 Conference Program.
2. SEMICONDUCTOR MANUFACTURING (ISSN:1555-9270)
3. ICEPT 2015 Proceedings (flash disk)
4. EQUIPMENT FOR ELECTRONIC PRODUCTS MANUFACTURING (ISSN:1004-4507)


六、參加會議相關照片



圖一、參加會議開幕與專家學者演講照片。



圖二、參加分組論文發表照片。



圖三、參加分組論文發表照片。

科技部補助計畫衍生研發成果推廣資料表

日期:2015/10/26

科技部補助計畫	計畫名稱: 以表面活化技術提高非導電膠接合矽晶片與軟性基板之接合強度與可靠度(II)		
	計畫主持人: 莊正利		
	計畫編號: 103-2221-E-040-003-		學門領域: 加工與製造
研發成果名稱	(中文) 以表面活化技術提高非導電膠接合矽晶片與軟性基板之接合強度與可靠度		
	(英文) increasing the bonding strength and reliability of chips and flex substrates assembly using the nonconductive paste		
成果歸屬機構	中山醫學大學	發明人 (創作人)	莊正利, 江憶瑤
技術說明	(中文) 本研究係以非導電膠接合晶片與軟性基板, 突破傳統覆晶接合製程無法成功接合軟性基板與晶片之技術瓶頸, 並以氬氣活化製程提高晶片凸塊與軟性基板電極之接合強度。試片成功接合於軟性基板後, 依JEDEC測試規範進行式接合試片之可靠度測試, 測試後試片以剪力試驗進行試片接合強度之測試, 以電子顯微鏡觀察剪力測試後之破斷面, 用以評估接合試片之破斷模式, 並配合相關微結構與物性分析結果, 判斷接合試片之可靠度, 並提出可靠度之破損機理, 該結果可作為增進接合試片可靠度之重要參考依據。		
	(英文) The argon plasma activation was expected to improve the reliability of chips and flex substrates assembly using NCP. The reliability of HTS, PCT and HT/HH tests performed after chips and flex substrates assembly. This study was expected to verify reliability of chips and flex substrates assembly by argon plasma activation and to establish failure mechanisms for specimens subjected to various reliability tests. The experimental results can be used to interpret the effect on the reliability of chips and flex substrates assembly for the flex substrates treating with argon plasma and also can be used as the reference to improve the reliability of chips and flex substrates assembly with NCP for the electronic packaging industry.		
產業別	電機及電子機械器材業, 光學及精密器械製造		
技術/產品應用範圍	1. 微電子構裝產品。 2. 光學與機密機械零件。		
技術移轉可行性及預期效益	可協助廠商提高軟性基板與晶片接合之技術。		

註: 本項研發成果若尚未申請專利, 請勿揭露可申請專利之主要內容。

103年度專題研究計畫研究成果彙整表

計畫主持人：莊正利		計畫編號：103-2221-E-040-003-				計畫名稱：以表面活化技術提高非導電膠接合矽晶片與軟性基板之接合強度與可靠度(II)	
成果項目		量化			單位	備註(質化說明： 如數個計畫共同成果、成果列為該期刊之封面故事...等)	
		實際已達成數(被接受或已發表)	預期總達成數(含實際已達成數)	本計畫實際貢獻百分比			
國內	論文著作	期刊論文	0	0	100%	篇	
		研究報告/技術報告	1	1	100%		
		研討會論文	2	1	100%		
		專書	0	0	100%	章/本	
	專利	申請中件數	0	0	100%	件	
		已獲得件數	0	0	100%		
	技術移轉	件數	0	0	100%	件	
		權利金	0	0	100%	千元	
	參與計畫人力(本國籍)	碩士生	1	1	100%	人次	
		博士生	0	0	100%		
		博士後研究員	0	0	100%		
		專任助理	0	0	100%		
國外	論文著作	期刊論文	0	1	100%	篇	稿件已撰寫完成，近期內完成投稿。
		研究報告/技術報告	0	0	100%		
		研討會論文	0	0	100%		
		專書	0	0	100%	章/本	
	專利	申請中件數	0	0	100%	件	
		已獲得件數	0	0	100%		
	技術移轉	件數	0	0	100%	件	
		權利金	0	0	100%	千元	
	參與計畫人力(外國籍)	碩士生	0	0	100%	人次	
		博士生	0	0	100%		
		博士後研究員	0	0	100%		
		專任助理	0	0	100%		
其他成果 (無法以量化表達之 成果如辦理學術活動、 獲得獎項、重要國際 合作、研究成果國際 影響力及其他協助 產業技術發展之具體	無						

效益事項等，請以文字敘述填列。）			
	成果項目	量化	名稱或內容性質簡述
科教處計畫加填項目	測驗工具(含質性與量性)	0	
	課程/模組	0	
	電腦及網路系統或工具	0	
	教材	0	
	舉辦之活動/競賽	0	
	研討會/工作坊	0	
	電子報、網站	0	
	計畫成果推廣之參與(閱聽)人數	0	

科技部補助專題研究計畫成果報告自評表

請就研究內容與原計畫相符程度、達成預期目標情況、研究成果之學術或應用價值（簡要敘述成果所代表之意義、價值、影響或進一步發展之可能性）、是否適合在學術期刊發表或申請專利、主要發現或其他有關價值等，作一綜合評估。

1. 請就研究內容與原計畫相符程度、達成預期目標情況作一綜合評估

達成目標

未達成目標（請說明，以100字為限）

實驗失敗

因故實驗中斷

其他原因

說明：

2. 研究成果在學術期刊發表或申請專利等情形：

論文： 已發表 未發表之文稿 撰寫中 無

專利： 已獲得 申請中 無

技轉： 已技轉 洽談中 無

其他：（以100字為限）

3. 請依學術成就、技術創新、社會影響等方面，評估研究成果之學術或應用價值（簡要敘述成果所代表之意義、價值、影響或進一步發展之可能性）（以500字為限）

本研究主要以氬氣電漿活化處理晶片凸塊及軟性基板表面，提升晶片以非導電膠熱壓覆晶接合於軟性基板之強度，並將接合後之試片依美國電子元件工程聯合會(JEDEC)之可靠度測試規範，進行高溫儲存(high temperature storage, HTS)、高壓蒸煮(pressure cooker test, PCT)與恆溫/恆濕(high temperature & high humidity, HT/HH)之可靠度測試，驗證氬氣電漿表面活化提升晶片以非導電膠接合於軟性基板之可靠度效能外，並建立晶片與軟性基板接合試片經可靠度測試後之失效機制。接合試片經各項可靠度測試後，以掃描式電子顯微鏡(SEM)觀察接合後試片之微觀結構；以剪力試驗(die-shear test)量測接合試片之剪力值，用以評估晶片與軟性基板之可靠度，並由剪力測試後之破裂型態輔以能量光譜儀(EDS)判讀破斷面之組成元素，判斷其破裂模式。實驗結果顯示軟性基板經氬氣電漿活化接合試片之平均剪力值，隨高溫儲存測試時間增長而微幅降低，但整體試片之平均剪力值較軟性基板未經氬氣電漿活化者高，顯示氬氣電漿活化對軟性基板之效用，因而提升接合試片之可靠度驗證；由接合試片橫截面顯示晶片與軟性基板接著完整，證實試片仍具備較佳之平均剪力值；觀察接合試片之破斷面，顯示隨高溫儲存測試時間增長，接合試片於長期高溫影響下，因晶片金凸塊與晶片錫墊之熱膨脹係數差異，因而導致熱應力集中於金凸塊與錫墊間，因此接合試片進行剪力試驗時，破斷處主要發生於晶片側之金凸塊接合處。軟性基板經氬氣電漿活化接合試片，高壓蒸煮可靠度測試後，所得之平均剪力值隨測試時間增長而降低，由接

合試片微觀結構顯示試片長時間受到高溫、高壓與濕氣影響，致使晶片邊緣與非導電膠連接處易產生脫層缺陷，導致試片剪力值下降；觀察接合試片之斷面，顯示其破斷模式隨高壓蒸煮測試時間增加而轉變為晶片金凸塊從晶片鉚墊處鉚點分離，降低接合試片之平均剪力值。軟性基板經氫氣電漿活化接合試片與軟性基板未經氫氣電漿活化者，經恆溫/恆濕測試後，試片平均剪力值皆隨測試時間增長而降低，經由觀察接合試片微觀結構，顯示軟性基板經氫氣電漿活化後，與非導電膠之接著性較佳，因此試片經長期濕氣、溫度之可靠度測試後，僅於晶片與非導電膠連接處，可觀察脫層缺陷之存在；由接合試片斷面顯示其主要破斷模式為金凸塊從晶片鉚墊處斷裂，以及非導電膠從軟性基板側被剝離，隨可靠度測試時間之增加，非導電膠與軟性基板分離之破斷模式亦隨之增加，驗證接合試片平均剪力值之降低。經氫氣電漿活化處理接合試片經各項可靠度測試後，其剪力值均高於未經氫氣電漿活化處理之接合試片，故本研究結果證實以氫氣電漿表面活化技術可提升晶片以非導電膠接合於軟性基板之可靠度。此一結果應可供學術界或業界提升晶片與軟性基板接合可靠度之參考依據。

。